[发明专利]具有氮化硅栅极到栅极电介质层的存储堆叠体及其形成方法有效

专利信息
申请号: 201980000637.1 申请日: 2019-03-29
公开(公告)号: CN110114880B 公开(公告)日: 2020-10-30
发明(设计)人: 肖莉红 申请(专利权)人: 长江存储科技有限责任公司
主分类号: H01L27/1157 分类号: H01L27/1157;H01L27/11578
代理公司: 北京永新同创知识产权代理有限公司 11376 代理人: 林锦辉
地址: 430074 湖北省武汉市东湖*** 国省代码: 湖北;42
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 具有 氮化 栅极 电介质 存储 堆叠 及其 形成 方法
【权利要求书】:

1.一种用于形成三维(3D)存储器件的方法,包括:

在衬底上方形成包括多个交错栅极导电层和栅极到栅极电介质层的存储堆叠体,其中每个所述栅极到栅极电介质层包括氮氧化硅层和至少一个氧化硅层的复合层,所述复合层是通过在氧化氮化硅层时控制氧扩散浓度形成的复合层结构;

形成垂直延伸穿过所述存储堆叠体的所述交错栅极导电层和栅极到栅极电介质层的NAND存储器串;以及

形成垂直延伸穿过所述存储堆叠体的所述交错栅极导电层和栅极到栅极电介质层的缝隙结构。

2.根据权利要求1所述的方法,其中每个所述栅极导电层包括掺杂多晶硅层。

3.根据权利要求1所述的方法,其中每个所述栅极导电层包括金属层。

4.根据权利要求1-3中的任一项所述的方法,其中形成所述存储堆叠体包括:

形成第一存储叠层;以及

在所述第一存储叠层上方形成第二存储叠层。

5.根据权利要求4所述的方法,其中形成所述NAND存储器串包括:

形成垂直延伸穿过所述第一存储叠层的第一沟道结构;

在所述第一沟道结构上方形成与所述第一沟道结构接触的叠层间插塞;以及

形成垂直延伸穿过所述第二存储叠层的第二沟道结构,所述第二沟道结构在所述叠层间插塞上方并且与所述叠层间插塞接触。

6.根据权利要求4所述的方法,其中形成所述NAND存储器串包括形成垂直延伸穿过所述第一存储叠层和所述第二存储叠层的单沟道结构。

7.根据权利要求1-3中的任一项所述的方法,其中形成所述缝隙结构包括:

形成垂直延伸穿过所述存储堆叠体的所述交错栅极导电层和栅极到栅极电介质层的缝隙开口;

在邻接所述缝隙开口的侧壁的每个所述栅极导电层中形成回蚀凹部;以及

沿着所述缝隙开口的所述侧壁在所述回蚀凹部中形成间隔体。

8.一种用于形成三维(3D)存储器件的方法,包括:

在衬底上方交替沉积多个掺杂多晶硅层和多个栅极到栅极电介质层,其中每个所述栅极到栅极电介质层包括氮氧化硅层和至少一个氧化硅层的复合层,所述复合层是通过在氧化氮化硅层时控制氧扩散浓度形成的复合层结构;

形成垂直延伸穿过所述掺杂多晶硅层和所述栅极到栅极电介质层的沟道结构;

蚀刻垂直延伸穿过所述掺杂多晶硅层和所述栅极到栅极电介质层的缝隙开口;

在邻接所述缝隙开口的侧壁的每个所述掺杂多晶硅层中蚀刻回蚀凹部;以及

沿着所述缝隙开口的所述侧壁在所述回蚀凹部中沉积电介质层。

9.根据权利要求8所述的方法,其中形成所述沟道结构包括:

蚀刻垂直延伸穿过所述掺杂多晶硅层和所述栅极到栅极电介质层并且进入所述衬底中的沟道孔;

从所述衬底在所述沟道孔的底表面上外延生长半导体插塞;以及

在所述半导体插塞上方沿着所述沟道孔的侧壁依次沉积存储膜和半导体沟道。

10.根据权利要求9所述的方法,其中所述半导体插塞包括单晶硅。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于长江存储科技有限责任公司,未经长江存储科技有限责任公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201980000637.1/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top