[发明专利]具有氮化硅栅极到栅极电介质层的存储堆叠体及其形成方法

说明书

公开了3D存储器件的实施例及其形成方法。在示例中，一种3D存储器件包括衬底、存储堆叠体以及NAND存储器串。所述存储堆叠体包括衬底上方的多个交错栅极导电层和栅极到栅极电介质层。每个所述栅极到栅极电介质层包括氮化硅层。所述NAND存储器串垂直延伸穿过所述存储堆叠体的交错栅极导电层和栅极到栅极电介质层。

背景技术

本公开的实施例涉及三维(3D)存储器件及其制造方法。

通过改善工艺技术、电路设计、编程算法以及制造工艺，平面存储单元被缩放到更小的尺寸。然而，随着存储单元的特征尺寸接近下限，平面工艺和制造技术变得具有挑战性并且成本高昂。结果，平面存储单元的存储密度接近上限。

3D存储架构可以解决平面存储单元中的密度限制。3D存储架构包括存储器阵列以及外围器件，所述外围器件用于控制至存储器阵列的信号以及控制来自存储器阵列的信号。

发明内容

本文公开了3D存储器件的实施例及其形成方法。

在一个示例中，一种3D存储器件包括衬底、存储堆叠体以及NAND存储器串。所述存储堆叠体包括位于所述衬底上方的多个交错栅极导电层和栅极到栅极电介质层。所述栅极到栅极电介质层中的每一个包括氮化硅层。所述NAND存储器串垂直延伸穿过所述存储堆叠体的交错栅极导电层和栅极到栅极电介质层。

在另一示例中，公开了一种用于形成3D存储器件的方法。在衬底上方形成包括多个交错栅极导电层和栅极到栅极电介质层的存储堆叠体。每个所述栅极到栅极电介质层包括氮化硅层。形成垂直延伸穿过所述存储堆叠体的所述交错栅极导电层和栅极到栅极电介质层的NAND存储器串。形成垂直延伸穿过所述存储堆叠体的所述交错栅极导电层和栅极到栅极电介质层的缝隙结构。

在再一示例中，公开了一种用于形成3D存储器件的方法。在衬底上方交替沉积多个掺杂多晶硅层和多个氮化硅层。形成垂直延伸穿过所述掺杂多晶硅层和所述氮化硅层的沟道结构。蚀刻垂直延伸穿过所述掺杂多晶硅层和所述氮化硅层的缝隙开口。在邻接所述缝隙开口的侧壁的每个所述掺杂多晶硅层中蚀刻回蚀凹部。沿着所述缝隙开口的所述侧壁在所述回蚀凹部中沉积电介质层。

附图说明

并入本文并且形成说明书的一部分的附图示出了本公开的实施例，并且与说明书一起进一步用于解释本公开的原理，并且使得本领域技术人员能够制造和使用本公开。

图1A示出了根据本公开的一些实施例具有存储堆叠体的示例性3D存储器件的截面图，所述存储堆叠体具有氮氧化硅栅极到栅极电介质层。

图1B示出了根据本公开的一些实施例具有存储堆叠体的另一示例性3D存储器件的截面图，所述存储堆叠体具有氮氧化硅栅极到栅极电介质层。

图2A示出了根据本公开的一些实施例的示例性氮氧化硅栅极到栅极电介质层的截面图。

图2B示出了根据本公开的一些实施例的另一示例性氮氧化硅栅极到栅极电介质层的截面图。

图3A示出了根据本公开的一些实施例具有存储堆叠体的示例性3D存储器件的截面图，所述存储堆叠体具有氮化硅栅极到栅极电介质层。

图3B示出了根据本公开的一些实施例具有存储堆叠体的另一示例性3D存储器件的截面图，所述存储堆叠体具有氮化硅栅极到栅极电介质层。

图4A-4C示出了根据本公开的一些实施例用于形成NAND存储器串的示例性制造工艺。

图5A-5D示出了根据本公开的一些实施例用于形成具有存储堆叠体的3D存储器件的示例性制造工艺，所述存储堆叠体具有氮氧化硅栅极到栅极电介质层。

图6A和6B示出了根据本公开的一些实施例用于形成具有存储堆叠体的3D存储器件的示例性制造工艺，所述存储堆叠体具有氮化硅栅极到栅极电介质层。