[发明专利]半导体器件制造方法

权利要求书

1.一种半导体器件，包括：

在所述半导体器件的衬底之上沿垂直方向堆叠的晶体管串，所述半导体器件具有沿所述垂直方向延伸的沟道结构，所述晶体管串包括分别沿所述沟道结构的从下到上的第一部分、第二部分和第三部分布置的第一晶体管子串、第二晶体管子串和第三晶体管子串，

其中，所述第一晶体管子串、所述第二晶体管子串和所述第三晶体管子串中的晶体管的栅极结构通过相应的第一绝缘层、第二绝缘层和第三绝缘层隔开，所述第二绝缘层位于所述第一绝缘层之上，所述第三绝缘层位于所述第二绝缘层之上，并且所述第二绝缘层具有比所述第三绝缘层的蚀刻速率高的蚀刻速率，

其中，在形成用于容纳所述沟道结构的所述第二部分的过孔时，执行了额外的蚀刻工艺，以降低所述沟道结构的所述第二部分的底侧处的临界尺寸与所述沟道结构的所述第一部分的顶侧处的临界尺寸之间的不连续性。

2.根据权利要求1所述的半导体器件，其中，所述沟道结构的所述第二部分的底侧处的临界尺寸与所述沟道结构的所述第一部分的顶侧处的临界尺寸之间的不连续性小于阈值，其中所述沟道结构的所述第二部分的底侧处的临界尺寸与所述沟道结构的所述第一部分的顶侧处的临界尺寸之间的所述不连续性由所述沟道结构的所述第二部分的底侧处的临界尺寸与所述沟道结构的所述第一部分的顶侧处的临界尺寸之差的绝对值与所述沟道结构的所述第一部分的顶侧处的临界尺寸的比值来表示。

3.根据权利要求2所述的半导体器件，其中，所述沟道结构的所述第三部分的底侧处的临界尺寸与所述沟道结构的所述第二部分的顶侧处的临界尺寸之间的不连续性小于所述阈值，其中所述沟道结构的所述第三部分的底侧处的临界尺寸与所述沟道结构的所述第二部分的顶侧处的临界尺寸之间的所述不连续性由所述沟道结构的所述第三部分的底侧处的临界尺寸与所述沟道结构的所述第二部分的顶侧处的临界尺寸之间的差值的绝对值与所述沟道结构的所述第二部分的顶侧处的临界尺寸的比值来表示。

4.根据权利要求3所述的半导体器件，其中，所述阈值处于0.05和0.15之间。

5.根据权利要求1所述的半导体器件，其中，所述第二绝缘层的体积质量密度低于所述第三绝缘层的体积质量密度。

6.根据权利要求5所述的半导体器件，其中，所述第二绝缘层是通过高密度等离子体化学气相沉积形成的氧化硅，所述第三绝缘层是基于四乙氧基硅烷(TEOS)形成的氧化硅。

7.根据权利要求1所述的半导体器件，其中，所述第二绝缘层的材料成分不同于所述第三绝缘层的材料成分。

8.根据权利要求1所述的半导体器件，其中，所述第二晶体管子串中的晶体管的数量与所述第二晶体管子串中的晶体管的数量和所述第三晶体管子串中的晶体管的数量之和的比介于10％和30％之间。

9.根据权利要求1所述的半导体器件，其中，所述第一绝缘层和所述第三绝缘层具有基本上等同的蚀刻速率。

10.一种用于制造半导体器件的方法，包括：

在包括交替的第一绝缘层和第一栅极层的第一堆叠体的第一过孔中填充牺牲层，所述第一堆叠体位于所述半导体器件的衬底之上，所述第一过孔的初始顶部临界尺寸CD2_init大于初始底部临界尺寸CD1_init；

在所述第一堆叠体之上沿垂直方向形成包括交替的第二绝缘层和第二栅极层的第二堆叠体；

在所述第二堆叠体之上沿所述垂直方向形成包括交替的第三绝缘层和第三栅极层的第三堆叠体，其中，所述第二绝缘层以比所述第三绝缘层快的速率蚀刻，并且所述第二栅极层以比所述第三栅极层快的速率蚀刻；以及

在所述第一堆叠体、所述第二堆叠体和所述第三堆叠体中形成过孔，所述过孔包括位于相应的第一堆叠体、第二堆叠体和第三堆叠体中的第一过孔、第二过孔和第三过孔，

其中，在形成所述第二过孔时，执行了额外的蚀刻工艺，以降低所述第二过孔的底侧处的临界尺寸与所述第一过孔的顶侧处的临界尺寸之间的不连续性。