[发明专利]在形成三维存储器器件的阶梯结构中的标记图案

说明书

提供了形成三维(3D)存储器器件的阶梯结构中的标记图案的实施例。在一个示例中，一种半导体器件，包括：堆叠结构，具有在衬底之上沿垂直方向交替布置的多个绝缘层和多个导体层。在一些实施例中，所述半导体器件还包括标记图案，所述标记图案具有在所述衬底之上的不同材料的多个交错层并与所述堆叠结构相邻。所述标记图案包括位于标记区域中的中心标记结构，所述中心标记结构将所述标记区域划分为较远离所述堆叠结构的第一标记子区域和较靠近所述堆叠结构的第二标记子区域，所述第一标记子区域的第一图案密度高于或等于所述第二标记子区域的第二图案密度。

技术领域

本公开的实施例涉及在形成三维(3D)存储器器件的阶梯结构中的标记图案。

背景技术

通过改进工艺技术、电路设计、编程算法和制造工艺，平面存储器单元被缩放到较小的尺寸。然而，随着存储器单元的特征尺寸接近下限，平面工艺和制造技术变得具有挑战性且成本高。结果，平面存储器单元的存储密度接近上限。

3D存储器架构可以解决平面存储器单元中的密度限制。3D存储器架构包括存储器阵列和用于控制信号来往于存储器阵列的外围器件。

发明内容

公开了形成3D存储器器件的阶梯结构中的标记图案的实施例。

在一个示例中，一种半导体器件，包括：堆叠结构，具有在衬底之上沿垂直方向交替布置的多个绝缘层和多个导体层。在一些实施例中，所述半导体器件还包括标记图案，所述标记图案具有在所述衬底之上的不同材料的多个交错层并与所述堆叠结构相邻。所述标记图案包括位于标记区域中的中心标记结构，所述中心标记结构将所述标记区域划分为较远离所述堆叠结构的第一标记子区域和较靠近所述堆叠结构的第二标记子区域，所述第一标记子区域的第一图案密度高于或等于所述第二标记子区域的第二图案密度。

在另一示例中，一种用于控制光致抗蚀剂修整工艺的修整速率的标记图案，包括多个交错层，所述多个交错层包括在衬底之上沿垂直方向堆叠的不同材料的至少两层。在一些实施例中，所述标记图案还包括中心标记结构，所述中心标记结构将所述标记区域划分为较远离器件区域的第一标记子区域和较靠近所述器件区域的第二标记子区域，所述第一标记子区域的第一图案密度高于或等于所述第二标记子区域的第二图案密度。

在不同的示例中，一种用于形成半导体器件的方法，包括以下操作。首先，确定电介质堆叠体之上的器件区域和与所述器件区域相邻的标记区域，所述电介质堆叠体包括在衬底之上交替布置的多个绝缘材料层和多个牺牲材料层。可以使用相同的蚀刻工艺图案化所述器件区域和所述标记区域，以形成标记图案，所述标记图案在所述标记区域中具有中心标记结构并且在所述器件区域中具有阶梯图案。所述标记图案和所述阶梯图案可以具有等于至少一个绝缘材料层和一个牺牲材料层的厚度的相同的厚度，并且所述中心标记结构将所述标记区域划分为较远离所述器件区域的第一标记子区域和较靠近所述器件区域的第二标记子区域。所述第一标记子区域的第一图案密度可以大于或等于所述第二标记子区域的第二图案密度。可以形成光致抗蚀剂层以覆盖所述阶梯图案并暴露所述标记图案，并且可以修整所述光致抗蚀剂层以沿水平方向暴露所述电介质堆叠体的部分。可以执行蚀刻工艺以保持所述标记图案并去除所述电介质堆叠体的所暴露的部分并形成阶梯。

附图说明

并入于此并形成说明书的部分的附图示出了本公开的实施例，并且与描述一起，进一步用于解释本公开的原理并使得本领域技术人员能够实现和使用本公开。

图1A示出了在时间t0处在形成3D存储器器件中用于光致抗蚀剂(PR)修整速率控制的标记图案的横截面视图，且图1B示出了在时间tn处的标记图案的横截面视图。

图2示出了根据本公开的一些实施例的3D存储器器件和标记图案。

图3A示出了根据本公开的一些实施例的示例性标记图案的顶视图。

图3B示出了根据本公开的一些实施例的图3A中所示的示例性标记图案的横截面视图。