[发明专利]用于三维存储器的单元电流测量

说明书

一种用于测量三维存储器的存储单元电流的方法包括将第一测试电压施加到3D存储器件的外围电路的源极线焊盘，其中所述源极线焊盘电连接至3D存储器件的3D存储阵列的公共源极线，并且形成于第一衬底上的所述外围电路和形成于第二衬底上的所述3D存储阵列通过直接键合来电连接。所述方法还包括将第二测试电压施加至3D存储阵列的位线焊盘，其中所述位线焊盘和3D存储阵列形成在第二衬底的相对侧上。在一些实施例中，所述方法包括将第二测试电压施加至电源焊盘，其中电源焊盘电连接至外围电路的页缓冲器。

技术领域

本公开总体上涉及半导体技术领域，更具体而言涉及用于形成三维(3D)存储器的方法。

背景技术

随着存储器件缩小到更小的管芯尺寸以降低制造成本并且提高存储密度，平面存储单元的缩放因加工技术限制和可靠性问题而面临挑战。三维(3D)存储架构能够解决平面存储单元中的密度和性能限制。

在3D存储器中，存储单元可以被编程或擦除，以进行数据存储。有时多个状态可以被存储到一个存储单元中。因此，在编程或擦除之后有必要对存储单元的器件参数进行验证。一般而言，可以从流经存储单元的电流中提取存储单元的状态和器件参数。因此，需要一种能够容易地实施并且提供精确的数据的存储单元电流测量方法。

发明内容

本公开中描述了一种三维(3D)存储器件和用于电流测量的方法的实施例。

本公开的一个方面提供了一种用于测量三维(3D)存储器件中的存储单元的电流的方法。所述方法包括将第一测试电压施加到3D存储器件的外围电路的源极线焊盘，其中，所述源极线焊盘电连接至3D存储器件的3D存储阵列的公共源极线，并且形成于第一衬底上的所述外围电路和形成于第二衬底上的所述3D存储阵列通过直接键合来电连接。所述方法还包括将第二测试电压施加至3D存储阵列的位线焊盘，其中，所述位线焊盘和3D存储阵列形成在所述第二衬底的相对侧上，并且所述位线焊盘使用贯穿阵列接触与所述存储单元的位线电连接。所述方法还包括将操作电压施加至所述存储单元的字线，其中，所述字线电连接至所述存储单元的控制栅。所述方法还包括将通过电压(pass voltage)施加至未被选择的存储单元的字线，并且测量流经所述位线焊盘或源极线焊盘的电流。

在一些实施例中，施加第二测试电压包括施加处于0V至10V之间的电压。

在一些实施例中，施加第一测试电压包括施加0V的电压。

在一些实施例中，施加操作电压包括施加处于0.5V至5V之间的电压。

在一些实施例中，施加通过电压包括施加处于0V至10V之间但不限于此的电压。

在一些实施例中，所述方法还包括通过所述外围电路的第一晶体管使公共源极线与内部地断开电连接，以及通过所述外围电路的第二晶体管使公共源极线与所述源极线焊盘电连接。

在一些实施例中，所述方法还包括在对应于所述存储单元的存储器串的下部选择栅和顶部选择栅上施加开关电压。在一些实施例中，施加所述开关电压包括施加处于0.5V至5V之间但不限于此的电压。

在一些实施例中，所述方法还包括使公共源极线和所述存储单元的存储器串的源极端子通过掺杂源极线区和阵列公共源极电连接。

在一些实施例中，穿过所述第二衬底的贯穿阵列接触被配置为在所述位线焊盘和所述位线之间形成电接触。

在一些实施例中，所述方法还包括通过键合界面处的一个或多个互连VIA使所述源极线焊盘与所述3D存储阵列的公共源极线电连接。