[发明专利]通过基于选定字线修改沟道放电的持续时间来减少双层存储器设备中的读取干扰

说明书

本发明题为“通过基于选定字线修改沟道放电的持续时间来减少双层存储器设备中的读取干扰”。本发明公开了用于减少具有由接口分开的下层和上层的双层堆叠中的存储器单元的读取干扰的技术。在读取操作中，NAND串的沟道在读取选定存储器单元之前放电。放电周期基于选定字线在存储器单元的堆叠或块中的位置来设置。放电周期在选定字线在下层中时比在上层中时长。另外，放电周期在选定字线在下层的顶部处时比在下层的底部处时长。增加放电的其它选项包括根据选定字线的位置在放电周期期间增大字线电压的斜升速率和峰值电平。

背景技术

本技术涉及存储器设备的操作。

半导体存储器设备已经变得越来越普遍用于各种电子设备。例如，非易失性半导体存储器用于蜂窝电话、数字相机、个人数字助理、移动计算设备、非移动计算设备以及其他设备。

电荷存储材料(诸如浮栅)或电荷俘获材料可以用于此类存储器设备中以存储表示数据状态的电荷。电荷俘获材料可以被垂直布置在三维(3D)堆叠的存储器结构中，或者被水平布置在二维(2D)存储器结构中。3D存储器结构的一个示例是位成本可扩展(BiCS)体系结构，该体系结构包括交替的导电层和介电层的堆叠。

存储器设备包括存储器单元，这些存储器单元可被串联布置成NAND串，例如，其中选择栅极晶体管设置在NAND串的末端处以选择性地将NAND串的沟道连接到源极线或位线。然而，在操作此类存储器设备时存在各种挑战。

附图说明

图1是示例存储器设备的框图。

图2是描绘图1的感测块51的一个实施方案的框图。

图3A描绘了图1的功率控制模块116的示例具体实施。

图3B描绘了作为多级电荷泵的图3A的驱动器447、448a、448b和449的示例具体实施。

图3C描绘了使用正常斜升速率的图3B的电荷泵的示例时钟信号488和输出电压491。

图3D描绘了使用快速斜升速率的图3B的电荷泵的示例时钟信号492和输出电压496。

图4是存储器设备500的透视图，该存储器设备500包括图1的存储器结构126的示例3D配置中的一组块。

图5描绘了图4的BLK0的一部分的示例截面视图，其包括NAND串700n和710n。

图6描绘了图5的堆叠的区622的近距离视图。

图7A描绘了在与图5的两层堆叠一致的3D配置中的子块中的NAND串的示例视图。

图7B描绘了表示图7A的任何存储器单元或选择栅极晶体管的示例晶体管650。

图8描绘了与图5至图7A一致的BLK0中的控制栅极层。

图9描绘了处于八个数据状态的一组MLC存储器单元的示例Vth分布，其具有或没有读取干扰。

图10A描绘了图7A的NAND串700n，其中示例下层字线WL20被选择用于读取。

图10B描绘了图10A的NAND串中的沟道电压的两个示例。

图10C描绘了图7A的NAND串700n，其中示例上层字线WL79被选择用于读取。

图10D描绘了图10C的NAND串中的沟道电压的两个示例。

图11A描绘了选定子块的Vth宽度与WL_sel的曲线。

图11B描绘了未选定子块的Vth宽度与WL_sel的曲线。

图11C描绘了与图11A和图11B一致的放电周期与WL_sel的曲线。