[发明专利]在第一编程遍次中省略验证测试的用于存储器设备的多遍编程过程

说明书

本发明题为“在第一编程遍次中省略验证测试的用于存储器设备的多遍编程过程”。本发明提供了用于减小多遍编程操作中的相邻字线干扰和电荷损失的技术。在一种实施方式中，多遍编程操作的第一遍次使用一个或多个编程脉冲而不执行相关联的验证测试。存储器单元可以在第一编程遍次中被编程为不同的中间阈值电压(Vth)分布。当施加单个编程脉冲时，可以使用不同的位线电压以获得不同的中间Vth分布。在其他情况下，施加多个编程脉冲而不执行验证测试。可以为分配给较高数据状态而不是较低数据状态的存储器单元提供中间Vth分布，或者为分配给较高数据状态和较低数据状态的存储器单元提供中间Vth分布。

背景技术

本技术涉及存储器设备的操作。

半导体存储器设备已经变得越来越普遍用于各种电子设备。例如，非易失性半导体存储器用于蜂窝电话、数字相机、个人数字助理、移动计算设备、非移动计算设备以及其他设备。

电荷存储材料(诸如浮栅)或电荷俘获材料可以用于此类存储器设备中以存储表示数据状态的电荷。电荷俘获材料可以被垂直布置在三维(3D)堆叠的存储器结构中，或者被水平布置在二维(2D)存储器结构中。3D存储器结构的一个示例是位成本可扩展(BiCS)体系结构，该体系结构包括交替的导电层和介电层的堆叠。

存储器设备包括可以例如串联布置在NAND串(例如，NAND链)中的存储器单元。然而，在操作此类存储器设备时存在各种挑战。

附图说明

图1是示例存储器设备的框图。

图2是描绘图1的感测块51的一个实施方案的框图。

图3描绘了图1的用于将电压提供给存储器单元的块的功率控制模块116的示例具体实施。

图4是存储器设备500的透视图，该存储器设备500包括图1的存储器结构126的示例3D配置中的一组块。

图5A描绘了图4的块BLK0的一部分的示例性剖视图。

图5B描绘了BLK0中的示例性晶体管650。

图6描绘了图5A的堆叠的区622的近距离视图。

图7描绘了与图4和图5A一致的块BLK0中的NAND串的示例性视图。

图8A描绘了与图7一致的块BLK0中的控制栅极层。

图8B描绘了图7的块BLK0的附加细节。

图9A描绘了在两遍编程操作开始时的一组存储器单元的阈值电压(Vth)分布。

图9B描绘了在两遍编程操作的第一遍次之后的一组存储器单元的Vth分布。

图9C描绘了在两遍编程操作的第二遍次之后的一组存储器单元的Vth分布。

图10A描绘了在图9A至图9C的两遍编程操作的第一遍次中使用的示例性电压信号。

图10B描绘了在图9A至图9C的两遍编程操作的第二遍次中使用的示例性电压信号。

图10C描绘了在图10B的不同编程循环中的不同数据状态的验证的示例。

图11A描绘了示例性多遍编程操作的流程图。

图11B描绘了图11A的第一编程遍次的第一示例性实施方式的流程图。

图11C描绘了图11A的第一编程遍次的第二示例性实施方式的流程图。

图11D描绘了图11A的第一编程遍次的第三示例性实施方式的流程图。

图11E描绘了图11A的第一编程遍次的第四示例性实施方式的流程图。

图11F描绘了图11A的第二编程遍次的示例性实施方式的流程图。