[发明专利]用于改进锁频环的锁定时间的装置

权利要求书

1.一种装置，包括：

环形振荡器，所述环形振荡器包括延迟级，所述延迟级包括第一延迟级和第二延迟级，其中，所述环形振荡器耦合到电源轨；以及

多个计数器，所述多个计数器包括第一组计数器和第二组计数器，其中，所述第一组计数器耦合到所述第一延迟级，并且其中，第二组计数器耦合到所述第二延迟级。

2.根据权利要求1所述的装置，其中，所述第一组计数器或所述第二组计数器包括：

第一计数器，所述第一计数器具有时钟输入，所述时钟输入耦合到所述第一延迟级的输出；以及

第二计数器，所述第二计数器具有反相时钟输入，所述反相时钟输入耦合到所述第一延迟级的所述输出。

3.根据权利要求2所述的装置，其中，所述第一计数器和所述第二计数器分别包括第一格雷码计数器和第二格雷码计数器。

4.根据权利要求1至3中任一项所述的装置，包括加法器，所述加法器耦合到所述第一组计数器和所述第二组计数器的输出。

5.根据权利要求4所述的装置，其中，所述加法器包括进位保存加法器。

6.根据权利要求4所述的装置，包括比较器，所述比较器用于将所述加法器的输出与阈值数进行比较。

7.根据权利要求6所述的装置，包括有限状态机，所述有限状态机用于接收所述比较器的输出。

8.根据权利要求6所述的装置，其中，所述阈值数对应于锁频环的期望频率。

9.根据权利要求1至3中任一项所述的装置，其中，所述电源轨耦合到低压降(LDO)调节器。

10.根据权利要求9所述的装置，包括一个或多个电路，所述一个或多个电路用于接收所述环形振荡器的输出，并且根据所述环形振荡器的所述输出和锁频环的期望频率来调整所述LDO调节器的比较器的阈值电压。

11.根据权利要求10所述的装置，其中，所述一个或多个电路包括计数器，所述计数器具有时钟输入和复位输入，其中，所述时钟输入耦合到所述环形振荡器的输出，并且其中，所述复位输入耦合到可编程输入。

12.根据权利要求11所述的装置，其中，所述一个或多个电路包括求和器，所述求和器耦合到所述计数器，其中，所述求和器用于接收锁频环的期望频率，并且用于加上与所述环形振荡器的当前频率相关联的误差量。

13.根据权利要求1至3中任一项所述的装置，其中，所述电源轨耦合到数模转换器(DAC)。

14.一种装置，包括：

锁频环(FLL)，所述FLL包括振荡器，所述振荡器包括多个延迟级，其中，对每个延迟级的输出进行计数以确定所述FLL的频率；以及

一个或多个电路，所述一个或多个电路耦合到所述FLL以根据所确定的所述FLL的频率来对到所述FLL的电源进行调整。

15.根据权利要求14所述的装置，包括有限状态机，所述有限状态机用于控制所述一个或多个电路。

16.根据权利要求14所述的装置，其中，所述一个或多个电路包括可修整低压降(LDO)调节器，所述可修整LDO调节器耦合到电源轨以向所述FLL提供所述电源。

17.根据权利要求14至16中任一项所述的装置，其中，所述一个或多个电路包括可修整数模转换器(DAC)，所述可修整DAC耦合到电源轨以向所述FLL提供所述电源。