[发明专利]硅晶圆的制造方法

说明书

本发明为一种硅晶圆的制造方法，在粗研磨步骤与精研磨步骤之间具有干式蚀刻步骤，其特征在于，在所述干式蚀刻步骤中，以0.3μm/min以下的蚀刻速率对所述粗研磨步骤后的硅晶圆进行干式蚀刻。由此，提供一种即使减少研磨步骤也能抑制表面缺陷的增加并且改善平坦度的硅晶圆的制造方法。

技术领域

本发明涉及一种硅晶圆的制造方法。

背景技术

使用硅的半导体装置随着其细微化的进展，对于作为基板的硅晶圆，寻求兼顾对更细微的表面缺陷的抑制及平坦度的高维度。如图5所示，通常，将通过例如直拉(CZ)法而提拉的单晶锭予以切片后，进行抛光等研削，之后进行多段研磨而制作硅晶圆(参考专利文献1)。

对于表面缺陷的抑制及平坦性而言，晶圆研磨步骤非常重要。例如，在研磨步骤中会有产生刮痕等表面缺陷的情况，该缺陷根据研磨条件还会具有1μm以上的深度。另外，已知平坦性由于研磨时的施加于晶圆的压力分布的不均一性而受损。

一般而言，以多段进行硅晶圆的研磨。在此所谓的多段是指使用不同的研磨布及磨粒的粗细度进行的研磨步骤。一般而言，硅晶圆通过二段以上的研磨步骤进行加工，随着段数的增加，使用软质的研磨布及颗粒细的磨粒。另外，通过进行多段研磨，使得在该研磨步骤中引入的缺陷的深度逐渐变浅。

在该多段研磨步骤中，只要没有满足“在任意的研磨步骤中引入的缺陷的最大深度之后的研磨步骤的总加工余量”的不等式，则在任意的研磨步骤中引入的缺陷会残留。例如，假定为二段研磨的情况，若在第一段中引入的缺陷的最大深度为100nm，则第二段的研磨加工余量必须为100nm以上。假定为三段研磨的场合，若在第一段中引入的缺陷的最大深度为100nm，在第二段中引入的缺陷的最大深度为10nm，则第二段及第三段的合计加工余量必须为100nm以上且第三段的合计加工余量必须为10nm以上。因此，多段研磨存在为了防止LLS(Localized light scatters，局部光散射)恶化的加工余量的要求。

另一方面，若以平坦度的观点考察研磨步骤，则优选研磨步骤的段数少。这是因为，在各研磨步骤中，各自在径向的加工余量分布中会出现极大、极小点，其与例如SFQR(Sight Front Least Squares Range，视距最小二乘法)的恶化相关。极大极小的位置根据研磨条件而有所不同，因此研磨步骤越多则越会在径向出现较多极大极小点，平坦度受损。

现有技术文献

专利文献

专利文献1：日本特开2008-205147号公报

发明内容

(一)要解决的技术问题

为了改善平坦度而期望减少研磨步骤，但是如果减少研磨步骤则加工余量会不足，前研磨步骤中所产生的缺陷即使经过最终研磨步骤也会残留，这导致表面缺陷(LLS缺陷)增加。

本发明为了解决上述问题而做出，其目的在于提供一种即使减少研磨步骤也能抑制表面缺陷的增加并且改善平坦度的硅晶圆的制造方法。

(二)技术方案

为了实现上述课题，本发明提供一种硅晶圆的制造方法，在粗研磨步骤与精研磨步骤之间具有干式蚀刻步骤，其中，在所述干式蚀刻步骤中，以0.3μm/min以下的蚀刻速率对所述粗研磨步骤后的硅晶圆进行干式蚀刻。

若为这样的硅晶圆的制造方法，则即使减少研磨步骤也能抑制表面缺陷的增加并且改善平坦度。

另外，此时，优选进行所述干式蚀刻步骤之前的所述粗研磨步骤为双面研磨步骤。

另外，优选进行所述干式蚀刻步骤之后的所述精研磨步骤为单面研磨步骤。

进一步，在所述粗研磨步骤中，优选使用与在所述精研磨步骤中使用的研磨布相比具有更高硬度的研磨布。