[发明专利]用于改善自由基浓度的侧面注入设计

说明书

在一个实例中，腔室入口组件包括腔室入口、用于输送管线的外部耦接件以及用于处理腔室的处理区域的内部耦接件。内部耦接件和外部耦接件分别在腔室入口的内端和外端上，其中内部耦接件的横截面面积大于外部耦接件的横截面面积。腔室入口组件还包括纵向剖面，该纵向剖面包含内端和外端以及第一边和第二边，第一边和第二边位于腔室入口的相对侧，其中纵向剖面的形状包括以下各者中的至少一个：三角形、修改式三角形、梯形、修改式梯形、矩形、修改式矩形、菱形和修改式菱形。腔室入口组件还包括盒，该盒包含腔室入口并经配置以设置到处理腔室的侧壁中。

技术领域

本公开内容的实施方式一般涉及制造半导体器件。更具体言之，本文描述的实施方式涉及使用来自远程等离子体源的离子、自由基和电子的改进式侧面注入来制造浮栅NAND存储器器件和其他晶体管栅极结构。

背景技术

闪存(如NAND闪存器件)是广泛用于大容量存储应用的常用类型的非易失性存储器。NAND闪存器件通常具有堆叠型栅极结构，其中隧道氧化物(TO)、浮栅(FG)、多晶硅间电介质(IPD)和控制栅(CG)依序堆叠在半导体基板上。浮栅、隧道氧化物和基板的下面部分大体形成NAND闪存器件的单元(或存储器单元)。浅沟槽隔离(STI)区域设置在隧道氧化物相邻的每个单元与浮栅之间的基板中，以将该单元与相邻单元分离。在写入NAND闪存器件期间，向控制栅施加正电压，该电压将电子从基板吸引到浮栅中。为了抹除NAND闪存器件的数据，将正电压施加到基板以将电子从浮栅释出并通过隧道氧化物。电子流由感测电路感测，而使得返回“0”或“1”作为当前指示。浮栅中的电子量和“0”或“1”特性形成用于在NAND闪存器件中存储数据的基础。

浮栅通常由隧道氧化物而与半导体基板隔离，以及由多晶硅间电介质而与控制栅隔离，这防止电子在例如基板和浮栅之间或浮栅和控制栅之间泄漏。为了使NAND闪存器件能够持续物理地按比例增减(scaling)，业界已经使用氮化工艺将氮结合到浮栅的表面中以改善隧道氧化物的可靠性或者将掺杂剂扩散抑制在浮栅之外。然而，氮化工艺也不合意地将氮结合到浅沟槽隔离区域中。结合在相邻浮栅结构之间的浅沟槽隔离区域中的氮形成电荷泄漏路径，其可能对最终器件效能有负面影响。

一般来说，例如气体分子的能量激发所产生的等离子体含有带电离子、自由基和电子的等离子体。与离子或自由基和离子的混合物相比，等离子体的自由基通常以更加理想(desirable)的方式与基板上的硅、多晶硅或氮化硅材料反应。在这方面，消除等离子体的大部分离子是有益的，使得仅等离子体的自由基与基板上的硅、多晶硅或氮化硅材料反应，从而获得基板上的硅或多晶硅材料更高的处理选择性。

许多当前的基板处理系统包括通过侧面注入耦接到处理腔室的远程等离子体源。理想地，来自远程等离子体源的自由基行进通过侧面注入到处理腔室，然后流过及穿过基板的表面。在许多当前的基板处理系统中，侧面注入的配置可能导致显着的自由基损失，这至少部分是由于(在侧面注入和处理腔室之间的)耦接适配器的限制形状/尺寸。例如，该配置可在自由基到达处理腔室之前导致大量的体积-表面重新结合(volume-surfacerecombination)。一些当前的基板处理系统可通过产生从RPS到处理腔室的背压而加剧体积-表面重新结合(参见Nobel等人的美国专利第6,450,116号)。

通过减少或最小化体积-表面重新结合来改善侧面注入和/或适配器件的配置以在基板上提供更大的自由基可用性将是有益的。

发明内容

用于基板处理系统的腔室入口组件包括：腔室入口；用于输送管线的外部耦接件；用于处理腔室的处理区域的内部耦接件，内部耦接件和外部耦接件分别在腔室入口的内端和外端上，其中内部耦接件的横截面面积大于外部耦接件的横截面面积；纵向剖面(longitudinal profile)，该纵向剖面包含内端和外端以及第一边和第二边，第一边和第二边位于腔室入口的相对侧，其中纵向剖面的形状包括以下各者中的至少一个：三角形、修改式三角形、梯形、修改式梯形、矩形、修改式矩形、菱形和修改式菱形；盒，该盒包含腔室入口并经配置以设置到处理腔室的侧壁中。