[发明专利]在外延层中形成的集成沟槽电容器

权利要求书

1.一种形成沟槽电容器的方法，所述方法包括：

在半导体衬底上提供至少一个外延半导体表面层，所述至少一个外延半导体表面层具有的掺杂水平小于所述半导体衬底的掺杂水平；

穿过所述外延半导体表面层的厚度的至少一半形成多个沟槽，其中所述外延半导体表面层比所述多个沟槽的深度厚；

形成衬于所述多个沟槽的表面的至少一个电容器电介质层；

在所述电介质层上沉积至少一个沟槽填充层以填充所述多个深沟槽；以及

蚀刻所述沟槽填充层以在所述多个沟槽侧向的区域中回蚀所述沟槽填充层。

2.根据权利要求1所述的方法，还包括形成包括外延生长或原子层沉积(ALD)的所述外延半导体表面层。

3.根据权利要求1所述的方法，其中所述沟槽填充层包括多晶硅。

4.根据权利要求3所述的方法，其中在原位掺杂沉积工艺中提供所述沉积所述多晶硅层和掺杂所述多晶硅层两者。

5.根据权利要求1所述的方法，其中所述电容器电介质层的所述形成包括所述外延半导体表面层的热氧化以形成热氧化物层。

6.根据权利要求1所述的方法，其中所述多个沟槽的所述深度是10μm至50μm。

7.根据权利要求1所述的方法，其中所述外延半导体表面层还包括与所述沟槽电容器一起配置的功能电路，以用于总体上实现至少一个电路功能。

8.根据权利要求1所述的方法，还包括在所述半导体衬底的底侧上形成至少一个背侧金属层。

9.根据权利要求1所述的方法，其中所述至少一个外延半导体表面层还包括在第一外延半导体表面层上的第二外延半导体表面层。

10.一种沟槽电容器，包括：

半导体衬底上的至少一个外延半导体表面层，所述至少一个外延半导体表面层具有的掺杂水平小于所述半导体衬底的掺杂水平；

穿过所述外延半导体表面层的厚度的至少一半的多个沟槽，其中所述外延半导体表面层比所述多个沟槽的深度厚；

至少一个电容器电介质层，其衬于所述多个沟槽的表面；以及

在所述电介质层上的至少一个沟槽填充层，其填充所述多个沟槽。

11.根据权利要求10所述的沟槽电容器，其中所述沟槽填充层包括掺杂的多晶硅。

12.根据权利要求10所述的沟槽电容器，还包括在所述半导体衬底的底侧上的背侧金属层。

13.根据权利要求10所述的沟槽电容器，其中所述至少一个外延半导体表面层包括在第一外延半导体表面层上的第二外延半导体表面层。

14.根据权利要求10所述的沟槽电容器，其中所述电容器电介质层包括热氧化物层。

15.根据权利要求10所述的沟槽电容器，其中所述多个沟槽的所述深度是10μm至50μm。

16.一种封装的半导体器件，包括：

引线框，其包括至少一个管芯焊盘；

所述管芯焊盘上的至少第一功率晶体管管芯；以及

所述管芯焊盘上的包括沟槽电容器的第二管芯，所述沟槽电容器包括：半导体衬底上的至少一个外延半导体表面层，所述至少一个外延半导体表面层具有的掺杂水平小于所述半导体衬底的掺杂水平；穿过所述外延半导体表面层的厚度的至少一半的多个沟槽，其中所述外延半导体表面层比所述多个沟槽的深度厚；至少一个电容器电介质层，其衬于所述多个沟槽的表面；以及在所述电介质层上的至少一个沟槽填充层，其填充所述多个沟槽。