[发明专利]多层印刷电路板、用于制造其的方法及使用其的半导体装置在审
申请号: | 201980010655.8 | 申请日: | 2019-09-20 |
公开(公告)号: | CN111656874A | 公开(公告)日: | 2020-09-11 |
发明(设计)人: | 金承洛 | 申请(专利权)人: | 株式会社LG化学 |
主分类号: | H05K3/46 | 分类号: | H05K3/46;H05K1/02 |
代理公司: | 北京集佳知识产权代理有限公司 11227 | 代理人: | 赵丹;冷永华 |
地址: | 韩国*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 多层 印刷 电路板 用于 制造 方法 使用 半导体 装置 | ||
本发明涉及在具有薄的厚度的同时具有优异的耐久性的多层印刷电路板、用于制造其的方法以及使用其的半导体装置。
技术领域
本申请要求于2018年9月20日向韩国知识产权局提交的韩国专利申请第10-2018-0113248号和于2019年9月19日向韩国知识产权局提交的韩国专利申请第10-2019-0115354号的优先权或权益,其公开内容通过引用整体并入本文。
本发明涉及在具有薄的厚度的同时具有优异的耐久性的多层印刷电路板、用于制造其的方法以及使用其的半导体装置。
背景技术
近来的电子设备变得越来越小、越来越轻且越来越多功能。为此,随着堆积式PCB(堆积式印刷电路板)的应用领域主要快速扩展为用于小型装置,多层印刷电路板的使用也在迅速增加。
多层印刷电路板能够从平面布线进行三维布线。特别地,在工业电子领域中,功能元件例如IC(集成电路)和LSI(大规模集成)的集成度得到改善。多层印刷电路板为有利于减小尺寸、减重、高功能性、结构性电功能集成、缩短组装时间以及降低电子设备成本的产品。
近来,积极研究了用于使用可除去芯膜例如载体膜通过无芯多层印刷电路板实现更小厚度的技术。特别地,作为在这样的无芯多层印刷电路板内部使用的绝缘材料,主要广泛使用预浸料。
然而,当应用预浸料作为绝缘材料时,存在由于预浸料内部的纤维增强而难以充分减小多层印刷电路板的厚度的限制。此外,当简单地仅施加除纤维增强之外的聚合物树脂膜以将作为绝缘材料的厚度设置为薄的时,存在脆性增加以及多层印刷电路板在载体膜的分离过程期间易于损坏的限制。
因此,需要开发在具有比预浸料更薄的厚度的同时具有优异的耐久性的多层印刷电路板。
发明内容
技术问题
本发明的一个目的是提供在具有薄的厚度的同时具有优异的耐久性的多层印刷电路板。
本发明的另一个目的是提供用于制造上述多层印刷电路板的方法。
本发明的又一个目的是提供包括上述多层印刷电路板的半导体装置。
技术方案
为了实现以上目的,本发明的一个实施方案提供了多层印刷电路板,其包括:树脂层合体,所述树脂层合体包括复数个堆积层,所述复数个堆积层包括绝缘图案和金属图案;以及抗蚀剂图案层,所述抗蚀剂图案层形成在树脂层合体的上表面和下表面上,其中堆积层中包括的绝缘图案的厚度为15μm或更小。
本发明的另一个实施方案提供了用于制造多层印刷电路板的方法,其包括:在载体膜的两个表面上层合金属层以形成图案的第一步骤;在金属层上层合绝缘层以形成图案的第二步骤;在绝缘层上层合金属层以形成图案的第三步骤;在金属层上形成抗蚀剂层的第四步骤;以及将载体膜与第一步骤的金属层剥离并在经剥离的金属层的表面上层合抗蚀剂层以形成图案的第五步骤;其中绝缘层包括厚度为15μm或更小的经树脂涂覆的金属薄膜,以及其中,在第三步骤之后,将第二步骤和第三步骤重复一次或更多次。
本发明的又一个实施方案提供了包括上述多层印刷电路板的半导体装置。
在下文中,将更详细地描述根据本发明的具体实施方案的多层印刷电路板、其制造方法以及使用其的半导体装置。
I.多层印刷电路板
根据本发明的一个实施方案,可以提供多层印刷电路板,其包括:树脂层合体,所述树脂层合体包括复数个堆积层,所述堆积层包括绝缘图案和金属图案;以及抗蚀剂图案层,所述抗蚀剂图案层形成在树脂层合体的上表面和下表面上,其中堆积层中包括的绝缘图案的厚度为15μm或更小。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于株式会社LG化学,未经株式会社LG化学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201980010655.8/2.html,转载请声明来源钻瓜专利网。