[发明专利]半导体装置

说明书

半导体装置具备第一晶体管(T1)、第二晶体管(T2)，第1晶体管(T1)具有第1体层(113)、第1连接部(113A)，第2晶体管(T2)具有第2体层(123)、第2连接部(123A)，在第2连接部(123A)以及第2体层(123)的路径中，从第1源极电极(115)到第2体层(123)中阻抗成为最大的位置为止的第2阻抗，比在第1连接部(113A)以及第1体层(113)的路径中，从第1源极电极(115)到第1体层(113)中阻抗成为最大的位置为止的第1阻抗大。

技术领域

本公开涉及半导体装置，尤其涉及具备纵向场效应晶体管的半导体装置。

背景技术

在包括纵向场效应晶体管等晶体管的半导体装置中，被期待提高ESD(Electro－Static Discharge：静电放电)耐量。例如，在专利文献1公开了与第1纵向MOS晶体管并联连接栅极和源极短路的第2纵向MOS晶体管的构成。

(现有技术文献)

(专利文献)

专利文献1∶日本特开2009－16725号公报

在半导体装置中，除了所述ESD耐量之外，还期待提高二次击穿耐量。

发明内容

于是本公开的目的在于，提供一种能够提高ESD耐量与二次击穿耐量这双方的半导体装置。

本发明涉及的半导体装置，具备：第1晶体管，是纵向场效应晶体管；第2晶体管，是纵向晶体管；以及第1二极管，所述第1晶体管具有：第1导电型的漂移层，被形成在半导体基板上；第2导电型的第1体层，被形成在所述漂移层的表面，所述第2导电型与所述第1导电型不同；所述第1导电型的第1源极层，被形成在所述第1体层的表面；第1源极电极，与所述第1源极层电连接；多个第1沟部，在与所述半导体基板的上表面平行的第1方向上延伸，并且有选择地形成，所述多个第1沟部的深度为从所述漂移层的上表面贯通所述第1体层到达所述漂移层的一部分为止；第1栅极绝缘膜，以覆盖所述第1沟部的表面的至少一部分的方式形成；第1栅极导体，被形成在所述第1栅极绝缘膜上；以及第1连接部，将所述第1体层与所述第1源极电极电连接，所述第2晶体管具有：所述第2导电型的第2体层，被形成在所述漂移层的表面；所述第1导电型的第2源极层，被形成在所述第2体层的表面，与所述第1源极电极电连接；以及第2连接部，将所述第2体层与所述第1源极电极电连接，所述第1二极管，在所述第1源极电极与所述第1栅极导体之间电连接，第2阻抗比第1阻抗大，所述第2阻抗是在所述第2连接部以及所述第2体层的路径中，从所述第1源极电极到所述第2体层中阻抗成为最大的位置为止的阻抗，所述第1阻抗是在所述第1连接部以及所述第1体层的路径中，从所述第1源极电极到所述第1体层中阻抗成为最大的位置为止的阻抗。

通过上述，使第1晶体管的第1阻抗变小从而能够提高二次击穿耐量。此外，使第2晶体管的第2阻抗变大，从而在浪涌施加时使第2晶体管导通。这样能够提高ESD耐量。因而能够兼顾ESD耐量与二次击穿耐量。

本公开提供一种能够提高ESD耐量与二次击穿耐量这双方的半导体装置。

附图说明

图1是实施方式涉及的半导体装置的电路图。

图2是实施方式涉及的半导体装置的上面透视图。

图3是实施方式涉及的第1晶体管至第4晶体管的截面图。

图4是实施方式涉及的二极管的上面透视图。

图5是实施方式涉及的二极管的截面图。

图6是实施方式涉及的第1晶体管的大致单位构成的平面图。

图7是实施方式涉及的第1晶体管的大致单位构成的斜视图。

图8是实施方式涉及的第2晶体管的大致单位构成的平面图。