[发明专利]在多芯片集成电路器件中选择布线资源的方法在审
申请号: | 201980013986.7 | 申请日: | 2019-02-21 |
公开(公告)号: | CN111742319A | 公开(公告)日: | 2020-10-02 |
发明(设计)人: | J·T·杨 | 申请(专利权)人: | 赛灵思公司 |
主分类号: | G06F30/392 | 分类号: | G06F30/392;G06F30/394;G06F30/398;H01L25/065 |
代理公司: | 北京市君合律师事务所 11517 | 代理人: | 毛健;程烁宇 |
地址: | 美国加利*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 芯片 集成电路 器件 选择 布线 资源 方法 | ||
1.一种在多芯片集成电路器件中选择布线资源的方法,其特征在于,所述方法包括:
在多芯片集成电路器件上布局设计;
估算使与所述设计的一部分一起布局的所述多芯片集成电路器件中的芯片之间连接所需的通孔的数量;
识别具有一定数量通孔的芯片区域,所述通孔的数量大于所述芯片区域的最大通孔数量;
选择分区窗口,所述分区窗口定义被与所述设计的该部分一起布局的所述芯片中的资源,所述分区窗口被选择以允许通孔数量满足所述分区窗口的通孔的最大要求;以及
在所述分区窗口中重新布局所述设计的该部分,以使所述芯片区域中的通孔数量在所述区域的最大通孔数量之内。
2.根据权利要求1所述的方法,其特征在于,在所述多芯片集成电路器件上布局设计包括在有源区上有源区的多芯片集成电路器件的芯片中布局设计。
3.根据权利要求1或权利要求2所述的方法,其特征在于,选择分区窗口包括选择所述芯片的几何区域、所述芯片的一组资源以及所述芯片的多个区块中的至少一个。
4.根据权利要求1-3所述的方法,其特征在于,所述方法进一步包含基于分区窗口的选择来控制引线长度的增加。
5.根据权利要求4所述的方法,其特征在于,控制引线长度的增加包括控制水平方向和竖直方向上两者的引线长度的增加。
6.根据权利要求1-5中任一项所述的方法,其特征在于,选择分区窗口包括选择具有第一数量的水平区块和第二数量的竖直区块的分区窗口。
7.根据权利要求1-6中任一项所述的方法,其特征在于,所述方法还包括确定所述芯片的另一区域,该另一区域具有的通孔数量大于所述芯片的其它区域的最大通孔数量。
8.根据权利要求1-7中任一项所述的方法,其特征在于,所述方法还包括识别完全包含在所述芯片区域内的网以及在所述区域之外有引脚的网。
9.根据权利要求1-8中任一项所述的方法,其特征在于,选择分区窗口包括识别在所述分区窗口内具有最大资源利用的分区窗口的部分。
10.根据权利要求9所述的方法,其特征在于,选择分区窗口包括识别完全包含在所述区域内的网,以减少切割。
11.一种系统,其特征在于,所述系统包括:
处理器;和
计算机可读介质储存的指令,当所述指令被所述处理器执行时,可使所述处理器执行操作,所述操作包含:
在所述多芯片集成电路器件上布局设计;
估算使与所述设计的一部分一起布局的所述多芯片集成电路器件中的芯片之间连接所需的通孔数量;
识别具有一定数量通孔的芯片区域,所述芯片区域的通孔数量大于所述芯片区域的最大通孔数量;
选择分区窗口,所述分区窗口定义被与所述设计的该部分一起布局的所述芯片中的资源,所述分区窗口被选择以允许通孔数量满足该分区窗口的通孔的最大需求;以及
在分区窗口中重新布局所述设计的该部分,以使所述芯片区域中的通孔数量在所述区域的最大通孔数量之内。
12.根据权利要求11所述的系统,其特征在于,选择分区窗口包括选择所述芯片的几何区域、所述芯片的一组资源以及所述芯片的多个区块中的至少一个。
13.根据权利要求11或权利要求12所述的系统,其特征在于,所述方法进一步包含基于分区窗口的选择来控制引线长度的增加。
14.根据权利要求13所述的系统,其特征在于,控制线材长度的增加包括控制水平方向和竖直方向上引线长度的增加。
15.根据权利要求11-14中任一项所述的系统,其中,选择分区窗口包括选择具有第一数量的水平区块和第二数量的竖直区块的分区窗口。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于赛灵思公司,未经赛灵思公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201980013986.7/1.html,转载请声明来源钻瓜专利网。
- 上一篇:环境发电体
- 下一篇:酸改性共轭二烯系聚合物的胶乳及其制造方法