[发明专利]用于具有缩小像素大小的微显示器的3D像素电路及其形成方法

说明书

本发明提供一种垂直堆叠像素电路，其包含上硅层上用于驱动像素的高电压装置及下硅层上的低电压电路系统(例如矩阵寻址电路系统、数据存储电路系统及均匀性补偿电路系统)。所述上硅层及所述下硅层上的所述电路系统经由穿硅通孔而电连接。此独特布置允许用于驱动像素的所述高电压装置物理定位于所述下硅层中的较多数目个低电压装置的顶部上以实现总像素发射面积的大幅度缩小。所述垂直堆叠像素电路尤其适合于有机发光二极管微显示器。

相关案件的声明

本申请案主张2018年2月20日申请的第62/632,920号美国临时申请案的优先权，所述申请案的全部揭示内容以引用的方式并入本文中。

技术领域

本发明大体上涉及显示器，且更特定来说，本发明涉及具有超小像素大小的有机发光二极管(OLED)微显示器。

背景技术

建构用于例如虚拟现实(VR)的应用以增强用户体验的具有超小像素大小的显示器受到越来越多关注。现存头戴式显示器(HMD)系统的常见问题是用户在长时间使用之后感到不适(归因于视觉辐辏调节冲突(VAC))。在克服VAC的各种提出解决方案中，最全面的预期为光场显示器。

在光场方法中，每一像素包括多个子像素，其中每一者发射定向光。在任何特定视角处，仅一个(或极少数)子像素促成从所述方向所看的图像的感知分辨率。因此，光场显示器的所需分辨率随真实深度感知所需的方向数目而增加。

为实现适合于特定像素分辨率的定向发射，足够多的子像素必须纳入像素面积，从而导致需要非常小子像素面积。在一些应用中，需要小至2μm×2μm的子像素面积。

使用常规硅背板技术，最小子像素面积限于为约4μm×4μm(16μm²的面积)。此主要归因于在像素电路中使用操作OLED所需的5V晶体管。另外，在像素单元中用于存储帧周期的持续时间内的驱动电平的电容器可占据高达50％的单元面积。像素晶体管及存储电容器两者无法通过缩放来缩小，因为其需要的最小尺寸由支持5V操作所需的崩溃电场确定。

如上文所论述，缩小OLED像素电路的限制因素是建构于常规平面硅芯片上的组件所需的面积。因此，无法使用现存平面硅芯片制造技术来实现在一侧上具有仅数微米的像素的基于OLED的微显示器。

发明内容

本发明的目的是至少解决上述问题及/或缺点且至少提供下文将描述的优点。

限制微显示器的像素大小缩小的因素是使用常规平面硅芯片技术来制造其组件的事实。

本发明通过使用三维(3D)组装工艺而非用于标准硅晶片制造中的平面处理中所使用的两个维度建构像素电路来提供绕过此限制的方式。本发明的三维(3D)像素电路需要比常规像素电路小的物理空间。因此，本发明能够制造具有比先前微显示器高的像素密度的基于OLED的微显示器。

本发明的实施例是一种垂直堆叠电路，其包括：下部分，其包括至少一个低电压晶体管；及上部分，其安置于所述下部分上方，包括至少一个高电压晶体管；其中所述上部分及所述下部分经由单个电连接件而电连接。

本发明的另一实施例是一种垂直堆叠像素电路，其包括：下部分，其包括至少一个低电压晶体管；及上部分，其安置于所述下部分上方，包括至少一个有机发光二极管(OLED)及经配置以驱动所述至少一个OLED的像素驱动电路系统；其中所述上部分及所述下部分经由单个电连接件而电连接。