[发明专利]用于具有减小的电阻的有源区上有源区管芯堆叠的功率分配

说明书

描述了一种有源区上有源区微电子器件(200A，200B，400A，400B)。例如，分别地，第一管芯(211、411)位于第二管芯(212、211)上，使第一基片(213、414)的下表面朝向第二基片(214、213)的上表面，以提供管芯堆叠(210A，210B，410A，410B)。第一和第二管芯(212、211)在ILD层(ILD1‑ILD11，ILD1‑ILD13)中各自具有金属层(M1‑M11，M1‑M13)以分别提供第一堆叠结构(217、417)和第二堆叠结构(227，217)。第一堆叠结构(217、417)互连到第一管芯(211、411)的TSV(222、422)的上端。靠近第一基片(213、414)的下表面的第二堆叠结构(227、217)的金属层(M11，M13)互连到TSV(222、422)的下端。第二堆叠结构(227、217)的功率分配网络层(M5)位于其金属层(M1‑M11，M1‑M13)的较下层和较上层之间。至少部分位于第二基片(214、213)中的晶体管(223、224)互连到功率分配网络层(M5)以接收电源电压或接地。

发明领域

以下的描述涉及集成电路(IC)器件。更具体地，以下的描述涉及用于具有减小的电阻的有源区上有源区(active-on-active)管芯堆叠的功率分配，以减少微电子器件中的电流电阻(IR)损耗。

背景技术

随着时间的推移，集成电路变得越来越“密集”，即，在给定尺寸的IC中实现了更多的逻辑功能。然而，为了进一步增加电路密度，集成电路管芯被彼此堆叠以形成管芯堆叠，例如，用于“3D”IC。然而，由于这种管芯堆叠中的电压降而存在限制。例如，一种可能的限制可能是沿着芯片堆叠的电源轨(power rail)(即电源和/或接地导电路径)的电压降。

发明内容

装置大体上涉及有源区上有源区微电子器件。在这样的装置中，第一管芯具有第一基片，该第一基片具有在第一基片的上表面和下表面之间延伸的贯穿基片的通孔。第二管芯具有第二基片，该第二基片具有上表面和下表面。第一管芯在第二管芯上，第一基片的下表面面对第二基片的上表面，以提供管芯堆叠。第一管芯和第二管芯各自具有形成在多个层间电介质层中的多个金属层，以分别提供用于导电的第一堆叠结构和第二堆叠结构。第一堆叠结构互连至贯穿基片的通孔的上端，以实现导电。靠近第一基片的下表面的第二堆叠结构的金属层互连至贯通基片的通孔的下端，以用于导电。第二堆叠结构的功率分配网络层位于其多个金属层的较下层和较上层之间。第一晶体管和第二晶体管分别至少部分地位于第一基片和第二基片中。第二晶体管互连到功率分配网络层，以接收电源电压或地中的至少一个。

一种方法大体上涉及形成有源区上有源区微电子器件。在该方法中，获取了第一管芯。第一管芯具有第一基片，该第一基片具有在第一基片的上表面和下表面之间延伸的贯穿基片的通孔。获取具有具有上表面和下表面的第二基片的第二管芯。第一管芯在第二管芯上互连，第一基片的下表面面对第二基片的上表面，以提供管芯堆叠。第一管芯和第二管芯各自具有形成在多个层间电介质层中的多个金属层，以分别提供用于导电的第一堆叠结构和第二堆叠结构。第一堆叠结构互连至贯穿基片的通孔的上端，以实现导电。作为第一管芯和第二管芯的互连的一部分，靠近第一基片的下表面的第二堆叠结构的金属层而连接至贯通基片的通孔的下端，以用于导电。第二堆叠结构的功率分配网络层位于其多个金属层的较下层和较上层之间。第一晶体管和第二晶体管分别至少部分地位于第一基片和第二基片中。第二晶体管互连到功率分配网络层，以接收电源电压或接地中的至少一个。

在另一个示例中，公开了一种半导体管芯，其包括第一多个金属和第一标准单元。第一标准单元和第一多个金属层设置在第一管芯体内。第一多个金属层形成第一BEOL堆叠的一部分。第一多个金属层包括最靠近第一标准单元设置的第一金属层和最远离第一标准单元设置的最后金属层。第一多个金属层包括设置在所述第一标准单元上方和第一多个金属层的最后金属层下方的第一功率分配网络层。第一功率分配网络层被配置为向第一标准单元提供电源电压或接地中的至少一个。