[发明专利]非易失性存储电路在审
申请号: | 201980015138.X | 申请日: | 2019-04-05 |
公开(公告)号: | CN112020744A | 公开(公告)日: | 2020-12-01 |
发明(设计)人: | 平贺启三 | 申请(专利权)人: | 索尼半导体解决方案公司 |
主分类号: | G11C14/00 | 分类号: | G11C14/00 |
代理公司: | 中国贸促会专利商标事务所有限公司 11038 | 代理人: | 张小稳 |
地址: | 日本*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 非易失性 存储 电路 | ||
本技术涉及一种非易失性存储电路,该非易失性存储电路在维持稳定写入的同时允许小型化和降低的功耗。该非易失性存储电路设置有:存储信息的易失性存储部;以及非易失性存储部,通过存储操作将所述易失性存储部中的信息写入所述非易失性存储部中,并且通过恢复操作经由与用于所述存储操作的存储路径不同的恢复路径,将信息从所述非易失性存储部读出到所述易失性存储部中,其中沿着所述存储路径配置的所有晶体管使其漏极连接在一起。本技术可以应用于NVDFF电路。
技术领域
本技术涉及非易失性存储电路,并且特别地涉及在维持稳定写入的同时实现小型化并使得能够保持低功耗的非易失性存储电路。
背景技术
常规上,电源门控(PG)作为低功耗技术用于减小泄漏电流。
此外,作为使用PG的非易失性触发器(NVFF),已经提出了一种NVFF,该NVFF将作为非易失性存储器(NVM)的磁性隧道结(MTJ)连接到要经受PG的触发器电路,并且当电源还原时可以立即执行逻辑还原(例如,参考专利文献1)。在使用MTJ的这种NVFF中,可以在维持稳定写入的同时在某种程度上实现低功耗。
引文列表
专利文献
专利文献1:WO 2016/185903A
发明内容
本发明要解决的问题
但是,在上述NVFF中,为了在写入时、即在存储时使大的存储电流流到MTJ中,需要增大用于形成锁存器的晶体管或用于选择MTJ的晶体管,因此整个NVFF的电路尺寸增加。
例如,在上述NVFF中,设置了两个MTJ,并且将布置在存储电流的路径上、也就是说布置在存储路径上的晶体管连接到相应的MTJ。两个晶体管中的任何一个始终为源极连接,其中MTJ连接到晶体管的接地侧。
因此,需要增加晶体管的栅极宽度以确保足够大小的存储电流。此外,还需要增加晶体管的栅极宽度以防止在存储时锁存器的干扰(锁存器破坏)。
考虑到这种情况而设计了本技术,并且本技术可以在维持稳定写入的同时获得具有低功耗的紧凑型非易失性存储电路。
问题的解决方案
根据本技术的一方面的非易失性存储电路包括:易失性存储部,被配置为存储信息;和非易失性存储部,通过存储操作将所述易失性存储部中的信息写入所述非易失性存储部中,并且通过恢复操作通过与在所述存储操作时的存储路径不同的恢复路径,将信息从所述非易失性存储部读出到所述易失性存储部,其中布置在所述存储路径上的所有晶体管为漏极连接。
根据本技术的一方面,在非易失性存储电路中设置了易失性存储部和非易失性存储部,所述易失性存储部被配置为存储信息,并且通过存储操作将所述易失性存储部中的信息写入所述非易失性存储部中,并且通过恢复操作通过与在所述存储操作时的存储路径不同的恢复路径,将信息从所述非易失性存储部读出到所述易失性存储部,并且布置在所述存储路径上的所有晶体管为漏极连接。
附图说明
图1是示出头型SSR-NVFF电路系统的NVDFF电路的配置示例的图。
图2是描述存储路径的图。
图3是描述恢复路径的图。
图4是示出脚型SSR-NVFF电路系统的NVDFF电路的配置示例的图。
具体实施方式
在下文中,将参考附图描述应用了本技术的实施例。
第一实施例
NVDFF电路的配置示例
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于索尼半导体解决方案公司,未经索尼半导体解决方案公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201980015138.X/2.html,转载请声明来源钻瓜专利网。
- 上一篇:溅射靶的包装物的制作方法及运输方法
- 下一篇:簇绒机