[发明专利]延迟调制时钟分频

说明书

一种时钟分频器(200)包括时钟延迟线路(210)、延迟元件(250)、耦合到时钟延迟线路(210)并且被配置为选择延迟元件(250)中的一个的时钟延迟选择器(220)以及耦合到时钟延迟选择器(220)的位模式源(230、240)。时钟延迟线路(210)被配置为生成具有抑制的基本谱分量的调制分频时钟信号。

技术领域

本发明涉及延迟调制时钟分频。

发明内容

根据本公开的各方面，一种时钟分频器包括：时钟延迟线路，其包括多个延迟元件；时钟延迟选择器，其耦合到时钟延迟线路并且被配置为选择多个延迟元件中的一个；以及位模式源，其耦合到时钟延迟选择器。时钟延迟线路被配置为生成具有抑制的基本谱分量的调制分频时钟信号。

在本公开的其他方面中，一种射频(RF)采样接收器包括：RF采样模数转换器(ADC)，其被配置为以采样率对RF信号进行采样以形成采样信号。RF采样接收器进一步包括时钟发生器，该时钟发生器耦合到RF采样ADC并且被配置为以采样率生成根时钟信号以供RF采样ADC在对RF信号进行采样时使用。RF采样接收器进一步包括时钟分频器，该时钟分频器被配置为根据延迟调制时钟分频来对根时钟信号进行分频，以形成调制分频时钟信号。RF采样接收器进一步包括数字逻辑，该数字逻辑耦合到RF采样ADC和时钟分频器，并且被配置为以调制分频时钟信号的频率处理采样信号。

在本公开的其他方面中，一种方法包括：针对第一数量的时钟周期(cycle)生成具有0上升沿延迟的调制分频时钟信号；接收二进制序列；并且确定二进制序列的第一位是否为1。该方法进一步包括：当二进制序列的第一位不为1时，针对第一数量的时钟周期生成具有0上升沿延迟的调制分频时钟信号；当二进制序列的第一位为1时，通过相对于前一个时钟周期将每个时钟周期的上升沿延迟增加一个量τ_high来生成调制分频时钟信号，从而使得针对第二数量的时钟周期的时钟时段(period)为8T-τ_high；并且针对在第二数量的时钟周期的结束之后的第三数量的时钟周期生成具有4T上升沿延迟的调制分频时钟信号，其中T是根时钟的时段，调制分频时钟信号至少部分地基于该根时钟。该方法进一步包括：确定二进制序列的第二位是否为0；当二进制序列的第二位不为0时，针对第四数量的时钟周期生成具有4T上升沿延迟的调制分频时钟信号；当二进制序列的第二位为0时，通过相对于另一个先前的时钟周期将每个时钟周期的上升沿延迟减少一个量τ_low来生成调制分频时钟信号，从而使得针对第五数量的时钟周期的时钟时段为8T-τ_low；并且针对在第五数量的时钟周期的结束之后的第六数量的时钟周期生成具有0上升沿延迟的调制分频时钟信号。

附图说明

图1示出了说明性射频(RF)采样接收器的框图。

图2示出了说明性时钟分频器的框图。

图3示出了时钟分频器中的时钟信号的说明性波形。

图4示出了延迟调制时钟分频的说明性方法的流程图。

具体实施方式

在一些示例中，RF采样接收器被实现(诸如在无线基站接收器中)，以利用高速RF采样模数转换器(ADC)直接对接收到的RF信号进行采样。例如，利用数字下变频器(DDC)并且不利用RF或模拟域中的混频器来执行采样，从而促进RF采样接收器同时(或基本同时)对RF信号进行多频带接收。在一些示例中，RF采样接收器具有严格的性能要求，诸如无杂散动态范围(SFDR)性能、谱密度性能等。