[发明专利]半导体用粘接剂及使用了其的半导体装置的制造方法

说明书

本发明的半导体用粘接剂为在半导体装置中用于连接部的至少一部分的密封的半导体用粘接剂，所述半导体装置是将半导体芯片及布线电路基板的各自的连接部的电极彼此相互电连接而成的半导体装置、或者是将多个半导体芯片的各自的连接部的电极彼此相互电连接而成的半导体装置，半导体用粘接剂的触变值为1.0以上且3.1以下，触变值是下述的值：对于将半导体用粘接剂层叠至厚度400μm的样品，利用剪切粘度测定装置在温度为120℃的恒定条件下测定使频率从1Hz连续变化至70Hz时的粘度，将7Hz时的粘度值除以70Hz时的粘度值所获得的值即为上述触变值。

技术领域

本公开涉及半导体用粘接剂及使用了该半导体用粘接剂的半导体装置的制造方法。

背景技术

一直以来，在对半导体芯片与基板进行连接时，使用金引线等金属细线的引线接合方式被广泛应用。另一方面，为了应对针对半导体装置的高功能化、高集成化、高速化等要求，在半导体芯片或基板上形成被称为凸块的导电性突起、在半导体芯片与基板之间进行直接连接的倒装芯片连接方式(FC连接方式)逐渐开展起来。

作为倒装芯片连接方式，已知以下方法：使用焊料、锡、金、银、铜等使其金属接合的方法；施加超声波振动使其金属接合的方法；通过树脂的收缩力保持机械性接触的方法等，但从连接部的可靠性的观点出发，通常是使用焊料、锡、金、银、铜等使其金属接合的方法。

例如，在半导体芯片与基板之间的连接中，BGA(Ball Grid Array，球栅阵列)、CSP(Chip Size Package，芯片尺寸封装)等中广泛使用的COB(Chip On Board，板上芯片)型连接方式也属于倒装芯片连接方式。另外，倒装芯片连接方式也被广泛用于在半导体芯片上形成连接部(凸块或布线)、在半导体芯片之间进行连接的COC(Chip On Chip，叠层芯片)型连接方式(例如参照下述专利文献1)。

对于强烈要求进一步的小型化、薄型化、高功能化的封装体，将上述连接方式进行层叠、多段化而得到的芯片堆叠封装、POP(Package On Package，叠层封装)、TSV(Through-Silicon Via，硅直通孔)等也开始广泛普及。通过并非以平面状而是以立体状进行配置，从而可以减小封装体，因此这些技术被广泛使用，对于提高半导体的性能、降低噪音、削减安装面积、省电也是有效的，作为下一代的半导体布线技术受到注目。

现有技术文献

专利文献

专利文献1：日本特开2016-102165号公报

发明内容

发明要解决的技术问题

在高功能化、高集成化、低成本化有所发展的倒装芯片封装体中，为了高生产率，要求抑制芯片搭载时的树脂渗出宽度、高密度地搭载芯片。如果为此而减轻压接的负荷，则虽然可抑制树脂渗出宽度，但芯片的角落部分会变得树脂不足、有导致芯片剥离等的顾虑。

本公开的主要目的在于提供一种半导体用粘接剂及使用了该半导体用粘接剂的半导体装置的制造方法，所述半导体用粘接剂通过在芯片安装时控制渗出树脂形状、树脂以沿着芯片侧面的形状渗出而能够获得在安装时没有树脂不足的半导体装置。

用于解决技术问题的手段

本公开的一个方面为[1]一种半导体用粘接剂，其为在半导体装置中用于连接部的至少一部分的密封的半导体用粘接剂，所述半导体装置是将半导体芯片及布线电路基板的各自的连接部的电极彼此相互电连接而成的半导体装置、或者是将多个半导体芯片的各自的连接部的电极彼此相互电连接而成的半导体装置，上述半导体用粘接剂的触变值为1.0以上且3.1以下，上述触变值是下述的值：对于将上述半导体用粘接剂层叠至厚度400μm的样品，利用剪切粘度测定装置在温度为120℃的恒定条件下测定使频率从1Hz连续变化至70Hz时的粘度，将7Hz时的粘度值除以70Hz时的粘度值所获得的值即为上述触变值。