[发明专利]训练用于低分辨率图像中的缺陷检测的神经网络

说明书

本发明提供用于训练用于低分辨率图像中的缺陷检测的神经网络的方法及系统。一个系统包含：检验工具，其包含高分辨率成像子系统及低分辨率成像子系统；及一或多个组件，其包含高分辨率神经网络及低分辨率神经网络。所述系统的计算机子系统经配置用于产生缺陷图像的训练集。所述缺陷图像中的至少一者由所述高分辨率神经网络使用由所述高分辨率成像子系统产生的图像合成地产生。所述计算机子系统还经配置用于使用缺陷图像的所述训练集作为输入而训练所述低分辨率神经网络。另外，所述计算机子系统经配置用于通过将由所述低分辨率成像子系统针对另一样品产生的所述图像输入到所述经训练低分辨率神经网络中而检测所述另一样品上的缺陷。

技术领域

本发明大体上涉及用于训练用于低分辨率图像中的缺陷检测的神经网络的方法及系统。

背景技术

以下描述及实例不因其包含于此段落中而被承认是现有技术。

制造例如逻辑及存储器装置的半导体装置通常包含使用大量半导体制造工艺处理例如半导体晶片的衬底以形成半导体装置的各种特征及多个层级。例如，光刻是涉及将图案从光罩转印到布置于半导体晶片上的光致抗试剂的半导体制造工艺。半导体制造工艺的额外实例包含(但不限于)化学机械抛光(CMP)、蚀刻、沉积及离子植入。多个半导体装置可以布置制造于单个半导体晶片上且接着被分成个别半导体装置。

在半导体制造工艺期间的各个步骤使用检验过程以检测晶片上的缺陷以驱动制造工艺中的更高良率及因此更高利润。检验始终是制造半导体装置的重要部分。然而，随着半导体装置的尺寸减小，检验对于可接受半导体装置的成功制造变得更为重要，这是因为较小缺陷可引起装置故障。

20多年来，检验方法实际上未改变。检验解决方案基本上具有以下特性：大体上缓慢电子束类型系统，其允许用户识别且确认物理缺陷的问题；及单独地，大体上快速但粗糙光学检验器，其覆盖整个晶片，但通常受限于单个检验层。这两个系统通常分开。一些检验系统在与扫描低分辨率传感器相同的系统上具有高分辨率相机，但其实际上未经集成以彼此利用以提供地面实况信息。

常规光刻按比例缩放(在193nm处)已减缓。另外，基于极紫外线(EUV)的按比例缩放虽然有所进展，但也进展缓慢。例如无人驾驶汽车、传感器、深度学习(DL)训练及推断的较新应用已导致对计算架构的新关注而非依赖于按比例缩放。作为实例，针对高性能计算(HPC)及DL系统两者，整体系统性能将获益于存储器及中央处理单元(CPU)逻辑的紧密接近性。因此，计算机架构师更关注芯片间互连件、晶片级集成等及重布层(RDL)。这些层通常是重建裸片，因此当前使用的对准及减法缺陷检测方法将无法作为此类层的检验方法。当前使用的分段技术也变得困难，这是因为相较于所关注缺陷(DOI)，扰乱点的量显著较高。

针对RDL层，用于抑制扰乱点的光学模拟选择通常耗费2周，这是因为模式选择是通过使用高分辨率相机使用来自用户的输入手动地检查所发生的情况而完成。典型晶片可仅含有表示DOI的10到20个事件，而扰乱点率可在100,00到百万的范围中。因此，用于选择用于RDL层检验的光学模式的当前方法耗费过长时间。另外，尤其相较于扰乱点，可用于选择且设置用于RDL层检验的光学模式的DOI的稀缺性可进一步增加光学模式选择所需的时间。此外，可用于光学模式选择的DOI的有限数目可导致次优光学模式参数经选择用于RDL层检验，这可降低此检验的性能能力。

因此，开发用于训练用于低分辨率图像中的缺陷检测的神经网络而无上文描述的一或多个缺点的系统及方法将是有利的。

发明内容

各种实施例的以下描述绝不应理解为限制所附权利要求书的标的物。

一个实施例涉及一种经配置以训练用于低分辨率图像中的缺陷检测的神经网络的系统。所述系统包含检验工具，所述检验工具包含高分辨率成像子系统及低分辨率成像子系统。所述高分辨率成像子系统及所述低分辨率成像子系统包含至少能量源及检测器。所述能量源经配置以产生经引导到样品的能量。所述检测器经配置以检测来自所述样品的能量且响应于所述经检测能量而产生图像。