[发明专利]时间交织模数转换器中的斩波开关时间偏斜校准

权利要求书

1.一种时间偏斜校准电路，包括：

多个第一电路，每个第一电路包括第一累加器和第二累加器；

多个第二电路，每个第二电路包括：

第一加法器，耦合到所述第一累加器和所述第二累加器的输出；

第一减法器，耦合到所述第一累加器和所述第二累加器的所述输出；以及

判定电路，被配置为组合所述第一加法器的输出和所述第一减法器的输出。

2.根据权利要求1所述的时间偏斜校准电路，其中所述判定电路包括：

第二减法器，耦合到所述第一加法器的输出；

第一乘法器，耦合到所述第二减法器的输出；以及

第二乘法器，耦合到所述第一减法器的输出。

3.根据权利要求2所述的时间偏斜校准电路，其中所述判定电路还包括：

第三累加器，耦合到所述第一乘法器和所述第二乘法器的输出；以及

第四累加器，耦合到所述第一乘法器和所述第二乘法器的所述输出。

4.根据权利要求2或3所述的时间偏斜校准电路，其中所述多个第一电路中的每个第一电路还包括：

第三减法器；

绝对值电路，耦合到所述第三减法器的输出；

第三乘法器，耦合到所述绝对值电路的输出；以及

解复用器，所述解复用器的输入耦合到所述第三乘法器的输出，并且所述解复用器的输出耦合到所述第一累加器和所述第二累加器的输入。

5.根据权利要求2至4中任一项所述的时间偏斜校准电路，还包括：

平均电路，耦合到所述第一累加器和所述第二累加器的所述输出以及所述第二减法器的输入。

6.根据权利要求1至5中任一项所述的时间偏斜校准电路，其中所述多个第二电路中的每个第二电路包括：

第一舍入电路和第二舍入电路，分别耦合到所述第三累加器和所述第四累加器的输出。

7.根据权利要求1至6中任一项所述的时间偏斜校准电路，还包括：

多个校正电路，分别耦合到所述多个第二电路的输出。

8.一种模数转换器(ADC)，包括：

多个通道，每个通道包括斩波电路；以及

时间偏斜校准电路，耦合到所述多个通道，包括：

多个第一电路，每个第一电路包括第一累加器和第二累加器；

多个第二电路，每个第二电路包括：

第一加法器，耦合到所述第一累加器和所述第二累加器的输出；

第一减法器，耦合到所述第一累加器和所述第二累加器的所述输出；以及

判定电路，被配置为组合所述第一加法器的输出和所述第一减法器的输出。

9.根据权利要求8所述的ADC，其中所述判定电路包括：

第二减法器，耦合到所述第一加法器的输出；

第一乘法器，耦合到所述第二减法器的输出；以及

第二乘法器，耦合到所述第一减法器的输出。

10.根据权利要求9所述的ADC，其中所述判定电路还包括：

第三累加器，耦合到所述第一乘法器和所述第二乘法器的输出；以及

第四累加器，耦合到所述第一乘法器和所述第二乘法器的所述输出。

11.一种用于时间交织模数转换器(ADC)的时间偏斜校准方法，包括：

使施加到所述ADC的通道的斩波电路的斩波序列与时间偏斜校准观察窗口同步；

中途反转所述斩波序列的极性进入所述时间偏斜校准观测窗口；以及

在所述ADC的所述通道的输出上执行双回路时间偏斜校准。

12.根据权利要求11所述的方法，其中所述使所述斩波序列同步的步骤包括：

在所述时间偏斜校准观察窗口中重复所述斩波序列整数次。