[发明专利]用3D-IC技术制造的基于事件的视觉传感器

说明书

使用一种先进的堆叠技术制造基于事件的视觉传感器，这种技术被称为三维集成电路，其堆叠更多的晶片(或管芯)并将它们垂直互连。然后，传感器的电子集成电路分布在两个或多个电连接的管芯之间。

相关申请

本申请根据35USC 119(e)要求2018年3月14日提交的美国临时申请号62/642,838的权益，该申请的全部内容通过引用结合于此。

背景技术

基于事件的像素阵列(也称为动态视觉传感器(DVS))的设计中的一个重要参数是量子效率(QE)，即响应于光信号而产生的电子数与该光信号的光子数之比。该参数直接取决于填充因子(FF)，即光敏装置暴露于光的面积与集成电路暴露于光的所有面积之比。

由于使用硅平面工艺实现如今基于事件的视觉传感器，因此暴露于光下的区域必须在光敏装置和形成像素电路的其他半导体装置之间共享。这种方法有两个主要缺点：光敏装置的面积有限，不打算暴露于光的电路可能由于这种辐射暴露而使其性能下降。

发明内容

本发明的主要目的是通过在基于事件的视觉传感器的制造中使用被称为三维集成电路的先进堆叠技术来减轻这两个问题，该技术堆叠更多的晶片(或管芯)并将它们垂直互连。

存在许多动机，包括：

增加FF；

不需要/不得接收光的屏蔽电路；并且

像素的不同组件具有不同的要求，通过在不同的IC工艺中实现它们可以最好地满足这些要求(光敏装置甚至在理论上可以用非硅基技术制造，例如，GaAs)。

通常，根据一个方面，本发明的特征在于基于事件的视觉传感器(EBVS)，包括垂直连接的堆叠管芯。因此，像素阵列的每个像素的光敏装置可以位于暴露于照明的管芯中，而对光捕获无用的其它装置可以位于其它晶片或管芯中。

优选地，管芯之间的像素阵列的每个像素至少有一个连接件。

通常，像素阵列的每个像素的光电二极管在第一管芯中，且像素阵列的每个像素的相应事件检测器在第二管芯中，并且第一管芯和第二管芯之间的互连件将光电二极管连接到相应事件检测器。

该方法可用于正面照明架构或背面照明架构。

此外，像素阵列的每个像素的感光电路有多种不同的实现方式。例如，可以位于第二管芯上，或者在第一管芯中，或者分布在第一管芯和第二管芯之间。

可以在第一管芯中添加额外放大级。

通常在第一晶片或管芯中使用n-FET晶体管，并且在第二管芯中使用n-FET晶体管和p-FET晶体管两者。

此外，第一管芯和第二管芯上的晶体管之间的晶体管特性可以不同，包括不同的栅极氧化物厚度或不同的注入物。

通常，根据一个方面，本发明的特征在于一种制造基于事件的视觉传感器的方法。通常，该方法包括在不同的晶片或管芯中制造像素阵列的每个像素的不同装置，并且然后堆叠晶片或管芯。

如本文所使用的，“管芯”是一块或一部分半导体晶片，通常呈矩形，例如，芯片。在本文中，这块半导体晶片包括集成电路装置实例的一部分，例如，基于事件的视觉传感器。提及晶片或管芯是基于不同制造方法的可能性。在切割成管芯之前，可以在晶片级执行堆叠。或者，可以在单独的管芯已经从晶片上切掉或切割之后在单独的管芯上执行堆叠。因此，制造过程产生的最终装置是一堆管芯。

该方法然后将包括例如使用Cu-Cu连接件来连接每个像素。

在一个实施方式中，该方法还包括在第一晶片或管芯中制造像素阵列的每个像素的光电二极管以及在第二晶片或管芯中制造像素阵列的每个像素的相应事件检测器。