[发明专利]半导体光器件的制造方法和半导体光器件的中间体在审
| 申请号： | 201980022749.7 | 申请日： | 2019-03-27 |
| 公开（公告）号： | CN111919305A | 公开（公告）日： | 2020-11-10 |
| 发明（设计）人： | 小鹿优太;门胁嘉孝;生田哲也 | 申请（专利权）人： | 同和电子科技有限公司 |
| 主分类号： | H01L33/30 | 分类号： | H01L33/30;H01L21/205;H01L31/10 |
| 代理公司： | 北京林达刘知识产权代理事务所(普通合伙) 11277 | 代理人： | 刘新宇;李茂家 |
| 地址： | 日本*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 半导体 器件 制造 方法 中间体 | ||
1.一种半导体光器件的制造方法，其特征在于，其包括：
在InP生长用基板上形成蚀刻阻挡层的工序；以及
在所述蚀刻阻挡层上形成半导体层叠体的工序，所述半导体层叠体层叠有多层至少包含In和P的InGaAsP系III-V族化合物半导体层，
所述蚀刻阻挡层的厚度为100nm以下。
2.根据权利要求1所述的半导体光器件的制造方法，其中，所述蚀刻阻挡层的厚度为50nm以下。
3.根据权利要求2所述的半导体光器件的制造方法，其中，所述蚀刻阻挡层的厚度为20nm以下。
4.根据权利要求1～3所述的半导体光器件的制造方法，其还具有：
至少夹着金属接合层将支承基板接合于所述半导体层叠体的工序；以及
去除所述InP生长用基板的工序。
5.根据权利要求1～4中任一项所述的半导体光器件的制造方法，其中，将所述蚀刻阻挡层的一部分设置为n型InGaAs接触层。
6.根据权利要求5所述的半导体光器件的制造方法，其中，所述n型InGaAs接触层的厚度为1～100nm。
7.根据权利要求1～6中任一项所述的半导体光器件的制造方法，其中，所述半导体层叠体依次包含n型包层、活性层和p型包层，
所述p型包层的厚度为1200～9000nm。
8.根据权利要求7所述的半导体光器件的制造方法，其中，所述p型包层的厚度为2400～9000nm。
9.一种半导体光器件的中间体，其特征在于，其具备：
InP生长用基板；
形成在所述InP生长用基板上的蚀刻阻挡层；以及
形成在所述蚀刻阻挡层上的半导体层叠体，所述半导体层叠体层叠有多层至少包含In和P的InGaAsP系III-V族化合物半导体层，
所述蚀刻阻挡层的厚度为100nm以下。
10.根据权利要求9所述的半导体光器件的中间体，其中，所述蚀刻阻挡层的厚度为50nm以下。
11.根据权利要求10所述的半导体光器件的中间体，其中，所述蚀刻阻挡层的厚度为20nm以下。
12.根据权利要求9～11中任一项所述的半导体光器件的中间体，其中，所述半导体层叠体依次包含n型包层、活性层和p型包层，
所述p型包层的厚度为1200～9000nm。
13.根据权利要求12所述的半导体光器件的中间体，其中，所述p型包层的厚度为2400～9000nm。
14.根据权利要求9～13中任一项所述的半导体光器件的中间体，其中，支承基板至少夹着金属接合层而接合于所述半导体层叠体。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于同和电子科技有限公司，未经同和电子科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201980022749.7/1.html，转载请声明来源钻瓜专利网。
