[发明专利]半导体光器件的制造方法和半导体光器件的中间体

说明书

本发明的目的在于，提供能够抑制网纹的半导体光器件的制造方法和半导体光器件的中间体。本发明的半导体光器件的制造方法包括：在InP生长用基板上形成蚀刻阻挡层的工序；以及在前述蚀刻阻挡层上形成半导体层叠体的工序，所述半导体层叠体层叠有多层至少包含In和P的InGaAsP系III‑V族化合物半导体层，前述蚀刻阻挡层的厚度为100nm以下。另外，本发明的半导体光器件的中间体具备：InP生长用基板、形成在前述InP生长用基板上的蚀刻阻挡层、以及形成在前述蚀刻阻挡层上且层叠有多层至少包含In和P的InGaAsP系III‑V族化合物半导体层的半导体层叠体，前述蚀刻阻挡层的厚度为100nm以下。

技术领域

本发明涉及半导体光器件的制造方法和半导体光器件的中间体。

背景技术

近年来，随着可穿戴设备的需求，对于以红外区域作为收发光波长的半导体光器件寻求小型化，尤其是，逐渐寻求减小半导体光器件的厚度(总厚)。并且，以波长1000nm～2200nm的近红外区域收发光波长的半导体光器件作为血液分析等健康护理用传感器而备受关注。

对于这种要求，例如，本申请人最先提出了一种贴合半导体光器件，其具有如下工序：在InP生长用基板上形成半导体层叠体的工序；将半导体层叠体至少夹着金属接合层与包含Si基板的支承基板进行接合的工序；以及去除InP生长用基板的工序(参照专利文献1)。

在这种去除InP生长用基板并接合支承基板的半导体光器件的制造方法中，在InP生长用基板上预先形成了蚀刻阻挡层。蚀刻阻挡层可通过例如使三元系或四元系的混晶在InP生长用基板上生长(例如外延生长)来形成。

现有技术文献

专利文献

专利文献1：日本特开2018-006495号公报

发明内容

发明要解决的问题

然而，至上述提案为止未进行去除InP生长用基板的尝试，因此，针对去除InP生长用基板的工序中的适当的蚀刻阻挡层尚未充分研究。在去除InP生长用基板的工序中，由于长时间利用溶解液来溶解InP生长用基板，因此，在InP生长用基板的溶解过程中，因基板厚度的面内偏差、溶解进行速度的偏差而呈现混杂有基板被去除而使蚀刻阻挡层暴露于溶解液的部分和基板尚在溶解的部分的状态。由该状态至基板被完全去除的期间，需要残留蚀刻阻挡层而不将其完全溶解。因此，可以认为蚀刻阻挡层需要充分厚。但已明确：即使在将蚀刻阻挡层的晶格常数设为近似InP的情况下，在蚀刻阻挡层上的半导体层叠体中，半导体光器件有时也会产生网纹。此处，“网纹(cross hatch)”是指：沿着晶格产生的、在半导体光器件的表面以线的形式观察为格子状的缺陷。若产生网纹，则不仅外观差，且在流通高电流时有可能引发输出的降低。

因而，本发明的目的在于，提供能够抑制网纹的半导体光器件的制造方法和半导体光器件的中间体。

用于解决问题的方案

本发明人等针对产生上述网纹的原因进行了深入研究。其结果发现：在设有蚀刻阻挡层的情况下，应变能量会蓄积至该蚀刻阻挡层与InP生长用基板之间，结果其成为半导体光器件产生网纹的原因。

本发明的主旨构成如下所示。

本发明的半导体光器件的制造方法的特征在于，其包括：

在InP生长用基板上形成蚀刻阻挡层的工序；以及

在前述蚀刻阻挡层上形成半导体层叠体的工序，所述半导体层叠体层叠有多层至少包含In和P的InGaAsP系III-V族化合物半导体层，

前述蚀刻阻挡层的厚度为100nm以下。