[发明专利]用于多层3D集成的裸片堆叠

说明书

公开各种裸片堆叠以及创建所述裸片堆叠的方法。在一个方面中，提供一种制造方法，包括将第一半导体裸片(40)安装在第一半导体晶片(185)的第二半导体裸片(35)上。将所述第二半导体裸片从所述第一半导体晶片切单以产生第一裸片堆叠。将所述第一裸片堆叠的所述第二半导体裸片安装在第二半导体晶片(205)的第三半导体裸片(30)上。将所述第三半导体裸片从所述第二半导体晶片切单以产生第二裸片堆叠。将所述第二裸片堆叠安装在第三半导体晶片(225)的第四半导体裸片(25)上。

发明背景

许多当前的集成电路在公共晶片上形成为多个裸片。完成在裸片上形成电路的基本工艺步骤之后，将各个裸片从晶片切单。通常，随后将切单的裸片安装至例如电路板的结构或封装在某种形式的壳体中。

一种常用封装由其上安装裸片的衬底组成。衬底的上表面包括电气互连件。裸片用多个接合焊盘制造。在裸片的接合焊盘与衬底互连件之间设置焊点集合以建立欧姆接触。在裸片安装至衬底之后，将盖子附接至衬底以覆盖裸片。例如微处理器的一些常规集成电路会产生大量热量，必须将所述热量散发出去以避免装置关机或损坏。盖子用作保护盖和热量传递路径两者。

堆叠裸片布置涉及将一个或多个半导体裸片放置或堆叠在基础半导体芯片上。在一些常规变型中，基础半导体裸片是例如微处理器的高散热装置。堆叠裸片有时是存储器装置。在典型的常规制造过程中，将裸片一次一个地堆叠在基础裸片上。裸片至裸片电气连接借助于凸块和芯片通孔实现。

附图说明

在阅读以下详细描述后并且在参考附图后将明白本发明的前述内容和其它优点，在附图中：

图1是具有裸片叠层的半导体裸片装置的示例性布置的截面图；

图2是以更大放大率示出的图1的部分；

图3是示例性半导体晶片的部分的截面图；

图4是描绘半导体晶片在载体晶片上的示例性安装的截面图；

图5是描绘示例性晶片薄化的截面图；

图6是描绘半导体裸片在半导体晶片的半导体裸片上的示例性安装的截面图；

图7是切单的裸片堆叠的截面图；

图8是另一示例性半导体晶片的部分的截面图；

图9是描绘半导体晶片在另一载体晶片上的示例性安装的截面图；

图10是描绘示例性晶片薄化的截面图；

图11是描绘裸片堆叠在半导体晶片的半导体裸片上的示例性安装的截面图；

图12是另一切单的裸片堆叠的截面图；

图13是描绘裸片堆叠在半导体晶片的半导体裸片上的示例性安装的截面图；

图14是切单的裸片堆叠的截面图；

图15是另一示例性半导体晶片的部分的截面图；

图16是描绘半导体晶片在另一载体晶片上的示例性安装的截面图；

图17是描绘示例性晶片薄化的截面图；

图18是描绘裸片堆叠在半导体晶片的半导体裸片上的示例性安装的截面图；

图19是描绘安装在半导体晶片的裸片上的裸片堆叠的截面图；

图20是描绘示例性虚拟组件安装的截面图；

图21是描绘示例性模制材料模制的截面图；以及

图22是描绘示例性I/O安装的截面图。

具体实施方式