[发明专利]压电性材料基板与支撑基板的接合体

说明书

本发明在将压电性材料基板1(1A)借助接合层2A而接合于支撑基板3时，即便对得到的接合体进行加热处理时，也不会发生接合体破损或压电性材料基板1(1A)剥离。接合体具备：支撑基板3；压电性材料基板1(1A)，所述压电性材料基板1(1A)由选自由铌酸锂、钽酸锂以及铌酸锂－钽酸锂构成的组中的材质形成；以及接合层2A，其将支撑基板3和压电性材料基板1(1A)接合，并与压电性材料基板1(1A)的接合面1a相接。在接合层2A设置有从压电性材料基板1(1A)朝向支撑基板3延伸的空隙22、23。空隙22、23的支撑基板侧末端22b的宽度t2相对于空隙22、23的压电性材料基板侧末端22a、23a的宽度t1的比率(t2/t1)为0.8以下。

技术领域

本发明涉及压电性材料基板与支撑基板的接合体。

背景技术

出于实现高性能的半导体元件的目的，广泛使用包含高电阻Si/SiO₂薄膜/Si薄膜的SOI基板。在实现SOI基板时，使用等离子体活化。这是因为能够于比较低的温度(400℃)进行接合。为了提高压电器件的特性，提出了类似的包含Si/SiO₂薄膜/压电薄膜的复合基板(专利文献1)。在专利文献1中，将包含铌酸锂或钽酸锂的压电性材料基板和设置有氧化硅层的硅基板利用离子注入法活化后进行接合。

还提出了在接合界面形成单一或多个介电膜的多层结构的过滤器(专利文献2)。但是，几乎不存在与用于实现钽酸锂/氧化硅/硅的结构的接合技术相关的公知信息。

在专利文献3中记载有如下内容，即，借助氧化硅层并利用等离子体活化法将钽酸锂和蓝宝石或陶瓷接合。

另一方面，已知：借助氧化硅层而将钽酸锂和蓝宝石贴合的表面弹性波过滤器在其接合界面产生体波，在通频带及高频域出现不需要的响应。出于防止上述现象的目的，提出了如下方法，即，在接合界面导入粗面，使体波散射，抑制不需要的响应。并公开了如下内容，即，此时，将粗面用无机材料填充，然后进行研磨使其成为平滑面(专利文献4)。

非专利文献1：ECS Transactions,3(6)91-98(2006)

非专利文献2：J.Applied Physics 113,094905(2013)

现有技术文献

专利文献

专利文献1：日本特开2016-225537

专利文献2：日本特许5910763

专利文献3：日本特许第3774782号

专利文献4：日本特许581427

发明内容

然而，将热膨胀系数不同的异种材料导入于接合界面意味着：在晶片工艺中的加热工序中产生应力。因此，存在如下问题，即，对接合体进行加热处理后，频繁发生由应力所引起的接合体破损或压电性材料基板剥离。

本发明的课题在于，在将压电性材料基板借助接合层而接合于支撑基板时，即便对得到的接合体进行加热处理时，也不会发生接合体破损或压电性材料基板剥离。

本发明是一种接合体，其具备：

支撑基板；

压电性材料基板，该压电性材料基板由选自由铌酸锂、钽酸锂以及铌酸锂－钽酸锂构成的组中的材质形成；以及

接合层，该接合层将所述支撑基板和所述压电性材料基板接合，并与所述压电性材料基板的接合面相接，

其中，

在所述接合层设置有从所述压电性材料基板朝向所述支撑基板延伸的空隙，所述空隙的所述支撑基板侧末端的宽度t2相对于所述空隙的所述压电性材料基板侧末端的宽度t1的比率(t2/t1)为0.8以下。