[发明专利]硅上氮化镓器件中的寄生电容降低

说明书

用于制造半导体结构的方法包括：在硅衬底上限定一个或更多个器件区域和一个或更多个互连区域；在硅衬底的互连区域中形成沟槽；使沟槽中的硅衬底氧化以形成二氧化硅区；在硅衬底的表面上形成第III族氮化物材料层；在氮化镓层的器件区域中形成器件；以及在互连区域中形成互连。二氧化硅区降低了互连与接地之间的寄生电容。

技术领域

所公开的技术涉及硅上氮化镓(GaN)半导体器件，并且更具体地，涉及硅上GaN半导体器件中的寄生电容的降低。

背景技术

氮化镓晶体管用于高频功率放大器，因为氮化镓晶体管可以在高温和高电压下工作。这样的器件可以用于例如微波炉、医学应用如磁共振成像、移动电话系统的基站以及无线电通信。

氮化镓晶体管可以在硅衬底上制造。硅上GaN器件可以包括硅衬底和形成在硅衬底上的GaN层。在GaN层的顶表面上形成一个或更多个氮化镓晶体管和一个或更多个互连。互连可以包括互连线和接合焊盘。硅衬底的底表面可以被金属化以提供接地板。

尽管氮化镓晶体管表现出优异的性能，仍然需要改进的半导体结构和制造方法。

发明内容

发明人已经发现，硅上GaN结构的RF性能部分地受到衬底前侧上的互连与接地(例如，衬底背侧上的接地板)之间的寄生电容的限制。这样的寄生电容会降低器件在高频时的性能。因此，需要一种半导体结构和方法，其中至少部分地克服了衬底前侧上的互连与接地之间的寄生电容的影响。

所公开的技术提供了半导体结构和用于制造半导体结构的方法，其中，在互连与接地之间的衬底的至少一部分被介电常数低于衬底的介电常数的材料替代。因此，与前侧互连与接地之间的全部或大部分空间为衬底材料的结构相比，前侧互连与接地之间的电容降低。

在一些实施方式中，衬底可以是硅，并且低介电常数材料可以是二氧化硅。可以使用LOCOS(硅局部氧化)工艺来形成二氧化硅。由于前侧互连与接地之间的电容是前侧互连与接地之间的材料的介电常数的函数，因此介电常数的降低会降低寄生电容。

根据实施方式，一种用于制造半导体结构的方法包括：在硅衬底上限定一个或更多个器件区域和一个或更多个互连区域；在硅衬底的互连区域中形成沟槽；对沟槽中的硅衬底进行氧化以形成二氧化硅区；在硅衬底的表面上形成第III族氮化物材料层；在氮化镓层的器件区域中形成器件；以及在互连区域中形成互连。

在一些实施方式中，限定一个或更多个互连区域包括：在硅衬底上形成掩模层；以及通过去除一个或更多个互连区域中的掩模层来对掩模层进行图案化。

在一些实施方式中，该方法还包括在氧化沟槽中的硅衬底之后，将图案化的掩模层从硅衬底剥离。

在一些实施方式中，掩模层包括氮化硅。

在一些实施方式中，通过低压化学气相沉积形成掩模层。

在一些实施方式中，通过蚀刻形成沟槽。

在一些实施方式中，通过LOCOS(硅局部氧化)工艺来执行硅衬底的氧化。

在一些实施方式中，二氧化硅区的顶表面与硅衬底的顶表面共面。

在一些实施方式中，该方法还包括在形成第III族氮化物材料层之前对衬底和二氧化硅区的表面进行平坦化。

在一些实施方式中，形成第III族氮化物材料层包括氮化镓层的外延生长。

在一些实施方式中，形成器件包括形成氮化镓器件。

在一些实施方式中，形成互连包括形成互连线和/或接合焊盘。

在一些实施方式中，该方法还包括在形成互连之前去除互连区域中的第III族氮化物材料层。

在一些实施方式中，该方法还包括在硅衬底的背表面上形成金属层。