[发明专利]NAND数据放置模式

说明书

在一些实例中，揭示对NAND中数据放置架构的改进，其通过允许从某些故障案例恢复的经改进NAND数据放置模式来提供额外数据保护。本发明跨页行及平面对角地加条纹于数据以增强数据保护。奇偶校验位经存储于SLC块中用于额外保护直到完成块写入，且接着可删除所述奇偶校验位。

优先权申请案

本申请案主张2018年5月23日申请的序列号为62/675,451的美国暂时申请案及2018年3月16日申请的序列号为62/644,248的美国暂时申请案的优先权权益，所述两个案的全文以引用方式并入本文中。

背景技术

存储器装置通常被提供作为计算机或其它电子装置中的内部半导体集成电路。存在许多不同类型的存储器，包含易失性及非易失性存储器。

易失性存储器需要电力来保存其数据，且包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)或同步动态随机存取存储器(SDRAM)等。

非易失性存储器可在未供电时留存所存储的数据，且包含快闪存储器、只读存储器(ROM)、电可擦除可编程ROM(EEPROM)、静态RAM(SRAM)、可擦除可编程ROM(EPROM)、电阻可变存储器(例如相变随机存取存储器(PCRAM))、电阻性随机存取存储器(RRAM)、磁阻性随机存取存储器(MRAM)或3D XPoint^TM存储器等。

快闪存储器是作为非易失性存储器用于各种电子应用。快闪存储器装置通常包含允许高存储器密度、高可靠性及低功率消耗的一或多个群组的单晶体管、浮动栅极或电荷俘获存储器单元。

两种常见类型的快闪存储器阵列架构包含以每一者的基本存储器单元配置布置成的逻辑形式命名的NAND及NOR架构。存储器阵列的存储器单元通常布置成矩阵。在实例中，阵列的行中的每一浮动栅极存储器单元的栅极耦合到存取线(例如字线)。在NOR架构中，阵列的列中的每一存储器单元的漏极耦合到数据线(例如位线)。在NAND架构中，阵列的串中的每一存储器单元的漏极一起串联(源极到漏极)耦合于源极线与位线之间。

NOR及NAND架构半导体存储器阵列两者是通过解码器存取，所述解码器通过选择耦合到特定存储器单元的栅极的字线来激活特定存储器单元。在NOR架构半导体存储器阵列中，一旦经激活，所选择的存储器单元便可将其数据值放置于位线上，从而引起不同电流取决于编程特定单元的状态而流动。在NAND架构半导体存储器阵列中，高偏压电压经施加于漏极侧选择栅极(SGD)线。耦合到每一群组的未经选择的存储器单元的栅极的字线是以指定通过电压(例如Vpass)驱动以将每一群组的所述未经选择的存储器单元作为传递晶体管操作(例如，以不受其存储数据值限制的方式传递电流)。接着，电流通过仅由每一群组的所选择的存储器单元限制的每一串联耦合群组来从源极线流动到位线以将所选择的存储器单元的电流编码数据值放置于位线上。

NOR或NAND架构半导体存储器阵列中的每一快闪存储器单元可经个别或共同地编程到一个或数个编程状态。例如，单电平单元(SLC)可表示两个编程状态中的一者(例如1或0)以表示一个数据位。

然而，快闪存储器单元还可表示两个以上编程状态中的一者，从而允许在不增加存储器单元的数目的情况下制造更高密度存储器，因为每一单元可表示一个以上二进制数字(例如一个以上位)。此类单元可被称为多状态存储器单元、多数字单元或多电平单元(MLC)。在某些实例中，MLC可指代每单元可存储两个数据位(例如四个编程状态中的一者)的存储器单元，三电平单元(TLC)可指代每单元可存储三个数据位(例如八个编程状态中的一者)的存储器单元，且四电平单元(QLC)可每单元存储四个数据位。MLC在本文中用于更广背景中，即，可指代每单元可存储一个以上数据位(即，可表示两个以上编程状态)的任何存储器单元。