[发明专利]用于微控制器和处理器输入/输出引脚的完整性监测外围设备

说明书

一种半导体管芯包括：反馈路径，该反馈路径耦接到输出引脚；和完整性监测电路(IMC)。该输出引脚通信地耦接到生成数据值的逻辑电路。该IMC被配置为接收该数据值。该IMC被进一步配置为从该输出引脚接收被路由通过该反馈路径的测量的数据值，将该数据值与该测量的数据值进行比较，并且基于该比较来确定是否已发生错误。

技术领域

本公开涉及处理器和微控制器的输入和输出(I/O)的管理，并且更具体地涉及微控制器和处理器输入/输出引脚的完整性监测外围设备。

背景技术

微控制器、处理器和其他半导体设备由半导体材料的管芯构建而成并且置于其他元件中，使得它们可与电子设备和系统连接并且在电子设备和系统内工作。例如，半导体设备可在引线框架内包括其上搁置有半导体设备的盘片。引线框架可包括芯片封装件内部的金属结构，该金属结构将信号从管芯传送到外部。半导体设备可安装到印刷电路板(PCB)上，该印刷电路板使用导电迹线、焊盘和其他特征部来机械地支撑和电连接电子部件或电气部件。部件通常焊接到PCB上以将它们电连接和机械紧固到PCB。

I/O引脚可将半导体设备连接到外界，诸如连接在PCB上。引脚可被路由到半导体设备的特定部分。路由可以是动态的，使得可以取决于电子设备的即时配置而在不同时间以不同方式使用特定引脚。

处理器、微控制器、微控制器单元(MCU)、中央处理单元(CPU)和其它电子设备可包括内部外围设备。这些外围设备可包括可供MCU的各个部分执行任务的数字或模拟电路。此类内部外围设备可包括例如计数器、定时器、实时时钟、通用异步收发器(UART)接口、串行外围设备接口(SPI)或I2C接口。

发明内容

一种半导体管芯可包括：逻辑，该逻辑被配置为生成数据值；和输出引脚，该输出引脚被配置为从半导体管芯输出值。该输出引脚可通信地耦接到逻辑。该半导体管芯可包括：第一反馈路径，该第一反馈路径通信地耦接到输出引脚；和完整性监测电路(IMC)。该IMC可被配置为接收来自逻辑的数据值和通过第一反馈路径路由的来自输出引脚的第一测量的数据值，将数据值与第一测量的数据值进行比较，并且基于数据值与第一测量的数据值的比较来确定是否已发生错误。结合上述实施方案中的任一实施方案，该比较可以基于XOR运算。结合上述实施方案中的任一实施方案，该比较产生已发生错误的指示。结合上述实施方案中的任一实施方案，IMC被进一步配置为基于预期响应的定时而忽略已发生错误的指示。结合上述实施方案中的任一实施方案，IMC被进一步配置为基于数据值与第一测量的数据值的比较来确定在半导体管芯内于逻辑与输出引脚之间已发生错误。结合上述实施方案中的任一实施方案，半导体管芯还包括第二反馈路径，第二反馈路径通过半导体封装件引脚通信地耦接到输出引脚并通信地耦接到IMC。结合上述实施方案中的任一实施方案，IMC可被进一步配置为接收通过第二反馈路径路由的来自输出引脚的第二测量的数据值，将该数据值与第二测量的数据值进行比较，并且基于数据值与第二测量的数据值的比较来确定半导体管芯与半导体封装件之间已发生错误。结合上述实施方案中的任一实施方案IMC可进一步被配置为基于数据值与第二测量的数据值的比较来确定半导体管芯与半导体封装件之间已发生接合线失效。结合上述实施方案中的任一实施方案，IMC被进一步配置为基于数据值与第一测量的数据值的比较来确定在半导体管芯之外已发生错误。结合上述实施方案中的任一实施方案，半导体可包括第三反馈路径，该第三反馈路径通过外部集成电路引脚通信地耦接到输出引脚并通信地耦接到IMC。结合上述实施方案中的任一实施方案，IMC可被进一步配置为接收通过第三反馈路径路由的来自输出引脚的第三测量的数据值。结合上述实施方案中的任一实施方案，半导体设备可被配置为将值与第三测量的数据值进行比较。结合上述实施方案中的任一实施方案，IMC可被配置为基于数据值和第三测量数据值的比较，确定半导体封装件或输出引脚与外部集成电路引脚之间已发生错误。