[发明专利]集成电路装置及制造该集成电路装置的方法

权利要求书

1.一种集成电路装置(100)，包括：

半导体衬底(101)，具有至少为100Ω.cm的电阻率；

电绝缘层(102)，与所述半导体衬底接触，所述电绝缘层易于在所述半导体衬底中诱导与所述电绝缘层相接的寄生表面传导层；以及

电路(103)，位于所述电绝缘层之上，

其中，所述集成电路装置包括耗尽诱导结(108、109)，所述耗尽诱导结(108、109)的至少一部分包含在所述半导体衬底中，所述耗尽诱导结适于在所述半导体衬底中自主地诱导耗尽区(301)，所述耗尽区(301)与所述电绝缘层的位于所述电路的两个部分(104、105)之间的部分相接。

2.根据权利要求1所述的集成电路装置，其中，所述耗尽诱导结(108、109)包括位于所述半导体衬底(101)中靠近所述电绝缘层(102)的一个掺杂区(108)，所述掺杂区的极性与相邻区域中的自由电荷载流子的极性相反，在所述相邻区域处，所述半导体衬底的主体部分与所述电绝缘层相接。

3.根据权利要求2所述的集成电路装置，其中，所述耗尽诱导结(108、109)包括位于所述半导体衬底(101)中靠近所述电绝缘层(102)的另一掺杂区(109)，所述一个掺杂区与所述另一掺杂区彼此相接，且极性相反。

4.根据权利要求1所述的集成电路装置，其中，所述耗尽诱导结包括电导体(1204)，所述电导体(1204)横穿所述电绝缘层(1202)，并与所述半导体衬底(1201)相接，从而形成肖特基接触。

5.根据权利要求1-4中任一项所述的集成电路装置，所述集成电路装置包括一组电接触(701)，通过所述电接触(701)，偏置电压能够被施加到所述耗尽诱导结(108、109)。

6.根据权利要求1-5中任一项所述的集成电路装置，其中，所述耗尽诱导结(108、109)以环路方式被设置在所述电路的所述两个部分中的至少一者周围。

7.根据权利要求1-6中任一项所述的集成电路装置，其中，所述耗尽诱导结(108、109)是多个耗尽诱导结(107)的一部分，所述多个耗尽诱导结(107)适于在所述半导体衬底(101)中自主地诱导多个耗尽区，所述耗尽区与所述电绝缘层(102)的位于所述电路的所述两个部分之间的部分相接。

8.根据权利要求7所述的集成电路装置，其中，所述耗尽诱导结以阵列状方式布置。

9.根据权利要求7所述的集成电路装置，其中，所述耗尽诱导结以棋盘状方式布置。

10.一种半导体晶圆，所述半导体晶圆适于制造根据权利要求1-9中任一项所述的集成电路装置(100)，所述半导体晶圆包括：

半导体衬底，具有至少为100Ω.cm的电阻率；

电绝缘层，与所述半导体衬底接触，所述电绝缘层易于在所述半导体衬底中诱导与所述电绝缘层相接的寄生表面传导层；以及

半导体层，位于所述电绝缘层之上，在所述半导体层中能够形成电路，

其中，所述半导体晶圆包括耗尽诱导结，所述耗尽诱导结的至少一部分包含在所述半导体衬底中，所述耗尽诱导结适于在所述半导体衬底中自主地诱导耗尽区，所述耗尽区与所述电绝缘层的部分相接。

11.一种制造根据权利要求1-9中任一项所述的集成电路装置(100)的方法，所述方法包括以下步骤：

形成耗尽诱导结(108、109)，所述耗尽诱导结(108、109)至少部分地位于半导体衬底中，所述半导体衬底具有至少为100Ω.cm的电阻率，所述耗尽诱导结适于在所述半导体衬底中自主地诱导耗尽区(301)，所述耗尽区(301)与电绝缘层的部分相接，所述电绝缘层易于在所述半导体衬底中诱导与所述电绝缘层相接的寄生表面传导层。