[发明专利]并行处理设备

说明书

一种允许执行连续并行数据处理的并行处理设备，包括：计算路径网络，被配置为接收从延迟处理单元输出的多个延迟数据、从存储器输出的多个存储器输出数据、以及多个计算路径网络控制信号，并被配置为输出多个计算路径网络输出数据；以及延迟处理单元，被配置为输出通过延迟所述多个计算路径网络输出数据而获得的所述多个延迟数据。所述多个计算路径网络输出数据中的每个计算路径网络输出数据为通过对所述多个延迟数据和所述多个存储器输出数据执行计算而获得的值，所述值对应于所述多个计算路径网络控制信号之中与该计算路径网络输出数据相对应的计算路径网络控制信号。

技术领域

以下描述涉及并行处理设备。

背景技术

根据传统技术的大多数并行处理设备以多个处理器处理多个线程的方式进行操作。这种并行处理设备不适用于并行执行非常长的顺序计算。

作为并行执行顺序计算的并行处理设备的传统技术，韩国专利No.10-0835173(名称：在数字信号处理中进行乘法累加运算的装置和方法(Apparatus and Method forMultiply-and-Accumulate Operations in Digital Signal Processing))公开了一种技术。所公开的传统技术适用于过滤和执行快速傅立叶变换(FFT)等，但是具有不适用于连续执行可由中央处理单元(CPU)执行的各种计算的方面。

发明内容

技术问题

以下描述旨在提供一种并行处理设备，该并行处理设备能够并行且连续地执行由中央处理单元(CPU)执行的各种顺序计算。

技术方案

在一个总体方面，提供了一种能够进行连续并行数据处理的并行处理设备，所述并行处理设备包括：计算路径网络，被配置为接收从延迟处理单元输出的多个延迟数据、从存储器输出的多个存储器输出数据、以及多个计算路径网络控制信号，并被配置为输出多个计算路径网络输出数据；以及延迟处理单元，被配置为输出通过延迟所述多个计算路径网络输出数据而获得的所述多个延迟数据。所述多个计算路径网络输出数据中的每个计算路径网络输出数据为通过对所述多个延迟数据和所述多个存储器输出数据执行计算而获得的值，所述值对应于所述多个计算路径网络控制信号之中与该计算路径网络输出数据相对应的计算路径网络控制信号。

有益效果

以下描述的并行处理设备可以并行且连续地执行各种顺序计算，这些计算可以由中央处理单元(CPU)执行。因此，可以提高计算处理速率和计算处理效率。

附图说明

图1示出了并行处理设备的示例。

图2示出了并行处理单元的示例。

图3示出了部分加法单元的操作的示例。

图4示出了并行处理单元的操作的示例。

具体实施方式

由于本发明可以被修改为各种形式并且包括各种实施例，所以具体实施例将在附图中说明并详细描述。然而，该描述不旨在将本发明限制于具体实施例，并且应当理解，属于本发明的技术精神和技术范围的所有改变、等同物和替换包括在本发明中。

诸如“第一”、“第二”、“A”、“B”等术语可用于描述各种元件，但是元件不受这些术语限制。这些术语仅用于将一个元件与另一个元件区分开。例如，在不脱离本发明的范围的情况下，第一元件可以命名为第二元件，并且类似地，第二元件也可以命名为第一元件。术语“和/或”包括多个相关联列出项的组合或这些相关联列出项中的任意一个。

本文中使用的单数表达包括复数表达，除非其在上下文中具有明显相反的含义。应当理解的是，诸如“包括”、“具有”等的术语旨在表示特性、数量、步骤、操作、元件、部分或它们的组合的存在，并不排除一个或多个其他特性、数量、步骤、操作、元件、部分或它们的组合的存在或添加。