[发明专利]低功率触发器电路

权利要求书

1.一种触发器电路，包括：

触发器数据输入端子和触发器输出端子；

时钟端子，提供第一时钟信号和第二时钟信号，其中，所述第二时钟信号是所述第一时钟信号的反相；

第一传输门，耦合在所述触发器数据输入端子和第一节点之间，其中

所述第一传输门包括第一P沟道门极端子和第一N沟道门极端子，并且

所述第一P沟道门极端子和所述第一N沟道门极端子分别连接至所述时钟端子和第二时钟端子；

第一锁存器，耦合在所述第一节点和第二节点之间，其中，所述第一锁存器包括

第一逻辑门，具有耦合至所述第一节点的第一输入端子和耦合至所述第二节点的第一输出端子，和

第二逻辑门，具有耦合至所述第二节点的第二输入端子和耦合至所述第一节点的第二输出端子，并且其中

所述第二逻辑门包括至少一个第一压降部件和第一反相器；

第二传输门，耦合在所述第二节点和第三节点之间，其中

所述第二传输门包括第二P沟道门极端子和第二N沟道端子，并且

所述第二P沟道门极端子和所述第二N沟道端子分别连接至所述时钟端子和所述第二时钟端子；

第二锁存器，耦合在所述第三节点和所述触发器输出端子之间，其中，所述第二锁存器包括

第三逻辑门，具有耦合至所述第三节点的第三输入端子和耦合至所述触发器输出端子的第三输出端子，和

第四逻辑门，具有耦合至所述触发器输出端子的第四输入端子和耦合至所述第三节点的第四输出端子，并且其中

所述第四逻辑门包括至少一个第二压降部件和第二反相器。

2.根据权利要求1所述的触发器电路，

其中所述第一反相器的输入端子耦合至所述第二节点，并且

其中所述第一反相器的输出端子耦合至所述第一节点。

3.根据权利要求2所述的触发器电路，其中所述至少一个第一压降部件耦合在电源端子和所述第一反相器的电压端子之间。

4.根据权利要求2所述的触发器电路，其中所述至少一个第一压降部件耦合在接地点和所述第一反相器的接地端子之间。

5.根据权利要求1所述的触发器电路，其中

所述至少一个第一压降部件包括P沟道晶体管，并且

所述P沟道晶体管的门极端子耦合至所述P沟道晶体管的源极端子或漏极端子。

6.根据权利要求1所述的触发器电路，其中

所述至少一个第一压降部件包括N沟道晶体管，并且

所述N沟道晶体管的门极端子耦合至所述N沟道晶体管的源极端子或漏极端子中的一个。

7.根据权利要求1所述的触发器电路，其中所述第一逻辑门是反相器。

8.根据权利要求1所述的触发器电路，

其中所述第二反相器的输入端子耦合至所述触发器输出端子，并且

其中所述第二反相器的输出端子耦合至所述第三节点。

9.根据权利要求8所述的触发器电路，其中所述至少一个第二压降部件耦合在电源端子和所述第二反相器的电压端子之间。

10.根据权利要求8所述的触发器电路，其中所述至少一个第二压降部件耦合在接地点和所述第二反相器的接地端子之间。

11.根据权利要求1所述的触发器电路，其中

所述至少一个第二压降部件包括P沟道晶体管，并且

所述P沟道晶体管的门极端子耦合至所述P沟道晶体管的源极端子或漏极端子中的一个。

12.根据权利要求1所述的触发器电路，其中

所述至少一个第二压降部件包括N沟道晶体管，并且

所述N沟道晶体管的门极端子耦合至所述N沟道晶体管的源极端子或漏极端子中的一个。