[发明专利]用于更好的设计对准的目标选择改进

说明书

本发明揭示通过改进的像素到设计对准PDA目标选择实现对图像的更准确设计对准的技术及系统。裸片的图像帧中的PDA目标可经偏置以在所述PDA目标中的一者中包含热点位置。可通过分析用作所述PDA目标的点的唯一性而针对重复图案评估所述PDA目标。

相关申请案的交叉参考

此申请案主张2018年5月22日申请且被指定为第62/675126号美国申请案的临时专利申请案的优先权，所述申请案的揭示内容以引用的方式并入本文中。

技术领域

本发明涉及半导体晶片的检验。

背景技术

半导体制造行业的演进对良率管理及特定来说计量及检验系统提出越来越高的要求。临界尺寸不断缩小，而行业需要缩短实现高良率、高价值生产的时间。最小化从检测到良率问题到解决它的总时间决定了半导体制造商的投资报酬率。

制造例如逻辑及存储器装置的半导体装置通常包含使用大量制造工艺处理半导体晶片以形成半导体装置的各种特征及多个层级。例如，光刻是涉及将图案从光罩转印到布置于半导体晶片上的光致抗蚀剂的半导体制造工艺。半导体制造工艺的额外实例包含(但不限于)化学机械抛光(CMP)、蚀刻、沉积及离子植入。多个半导体装置可制造为单个半导体晶片上的布置且接着分离为个别半导体装置。

在半导体制造期间的各个步骤使用检验过程来检测晶片上的缺陷以促进制造工艺中的更高良率及因此更高利润。检验始终是制造例如集成电路(IC)的半导体装置的重要部分。然而，随着半导体装置尺寸减小，检验对于成功制造可接受半导体装置变得更为重要，这是因为较小缺陷可导致装置故障。例如，随着半导体装置的尺寸减小，检测缩小大小的缺陷已变得必要，这是由于甚至相对小的缺陷也可导致半导体装置中的非所要像差。

然而，随着设计规则缩小，半导体制造工艺可更接近于工艺的性能能力的限制而操作。另外，随着设计规则缩小，较小缺陷可影响装置的电参数，此驱使更灵敏的检验。随着设计规则缩小，通过检验检测到的潜在良率相关缺陷的群体急剧增长，且通过检验检测到的扰乱点(nuisance)缺陷的群体也急剧增加。因此，可在晶片上检测到更多缺陷，且校正工艺以消除全部缺陷可为困难且昂贵的。确定哪些缺陷实际上影响装置的电参数及良率可允许工艺控制方法专注于所述缺陷，同时大体上忽略其它缺陷。此外，在较小设计规则下，工艺引发的故障在一些情况中倾向于是系统性的。即，工艺引发的故障倾向于在通常在设计内重复许多次的预定设计图案下发生故障。空间系统性、电相关缺陷的消除可影响良率。

晶片印刷工艺、晶片图案及检验系统中的相互作用是极其复杂的。像素到设计对准(PDA)是基于设计的对准方法，其可改进由检验工具(例如扫描电子显微镜(SEM))报告的缺陷位置准确度。PDA准确度可有助于某些类型的晶片检验。然而，设计剪辑及晶片图像具有基本上不同模态。这些问题使图像呈现成为PDA中的最困难任务。尽管统计算法可用于在某一程度上减轻来自不令人满意的图像呈现的影响且可为个别PDA未对准提供相当大缓冲，但对难以呈现的设计剪辑(例如SRAM区域附近的区域)的子像素级的个别PDA的需要是不可避免的。

当前PDA目标选择是基于图像显著特征。当前PDA不并入任何设计信息。基于地标的PDA具有进行目标选择的能力，但仅基于预定义地标，所述预定义地标可为围绕用于产生目标的阵列区的特殊轮廓。此仅适用于基于阵列的检验。因此，逻辑关照区域处的PDA质量是不足够的。

设计导向检验方法通过采用来自设计的大量微小关照区域且以必要坐标准确度检验所述区域而增强某些缺陷类型的敏感度。设计导向检验通过改进放置准确度而有助于检验较小关照区域。较小关照区域导致关注区与扰乱点区之间的更好分离。这些关照区域在用于检测之前在系统中经受扩展步骤。关照区域扩展可归因于放置准确度的系统规格而发生或可归因于PDA对准误差而发生。