[发明专利]正形碳膜沉积

说明书

本公开描述了用于在基板上沉积非晶碳层的方法。基板被暴露于具有式(I)的结构的碳前驱物。本公开还描述了蚀刻基板的方法，所述方法包括通过将基板暴露于具有式(I)的结构的碳前驱物来在基板上形成非晶碳硬掩模。

技术领域

本公开的实施例涉及电子装置制造领域，并且具体而言，涉及集成电路(IC)制造。更具体地，本公开的实施例提供沉积正形(conformal)的碳膜的方法，所述方法可用于图案化应用。

背景技术

集成电路已发展成为可在单个芯片上包括数百万个晶体管、电容器和电阻器的复杂装置。芯片设计的发展持续地要求更快的电路系统和更大的电路密度。对具有更大电路密度的更快电路的需求对用于制造此类集成电路的材料施加了相应要求。具体而言，随着集成电路组件的尺寸减小，必须使用低电阻率的导电材料以及低介电常数绝缘材料来从此类组件获得适当的电性能。

对更大集成电路密度的需求还对用于制造集成电路组件的工艺序列施加要求。例如，在使用常规光刻技术的工艺序列中，在设置在基板上的材料层的堆栈上形成一层能量敏感抗蚀剂。能量敏感抗蚀剂层被暴露于用于形成光刻胶掩模的图案影像。此后，使用蚀刻工艺将掩模图案传递至堆栈的材料层中的一者或多者。选择用于蚀刻工艺的化学蚀刻剂被选择为具有比对能量敏感抗蚀剂的掩模的蚀刻选择性更大的对堆栈材料层的蚀刻选择性。即，化学蚀刻剂以比能量敏感抗蚀剂快得多的速率蚀刻材料堆栈的一个或多个层。对抗蚀剂上的堆栈的一个或多个材料层的蚀刻选择性防止能量敏感抗蚀剂在完成图案转移之前被消耗。

随着图案尺寸减少，能量敏感抗蚀剂的厚度必须相应地减少以控制图案分辨率。归因于化学蚀刻剂的侵蚀，此类薄抗蚀剂层可能不足以在图案转移步骤期间对下部的材料层进行掩模。由于对化学蚀刻剂更大的抗性，通常在能量敏感抗蚀剂层与下部材料层之间使用称为硬掩模的中间层(例如，氮氧化硅、碳化硅，或碳膜)以促进图案转移。随着临界尺寸(CD)减小，相对于下部材料(例如，氧化物和氮化物)具有期望的蚀刻选择性以及高沉积速率的硬掩模材料是所需的。然而，多个图案化方案需要形成正形且可灰化的膜。

通常，ALD用于沉积正形膜，但ALD不是用于沉积碳膜的可行沉积技术。因此，需要一种沉积可正形且可灰化的碳膜的方法。

发明内容

本文描述了用于制造集成电路的装置和方法。在一个或多个实施例中，描述了一种在基板上形成非晶碳膜的方法。在一个实施例中，通过将基板暴露于具有式(I)的结构的碳前驱物来将非晶碳膜形成在基板上，

其中R₁至R₁₀中的每一者独立地选自于H、卤素，或经取代或未经取代的C₁至C₄烷基。

一个或多个实施例提供一种蚀刻基板的方法。非晶碳硬掩模被形成在基板上。非晶碳硬掩模具有至少一个开口且通过将基板暴露于具有式(I)的结构的碳前驱物来形成，

其中R₁至R₁₀中的每一者独立地选自于H、卤素，或经取代或未经取代的C₁至C₄烷基。通过开口蚀刻基板。

一个或多个实施例涉及一种方法。提供具有基板表面的基板。所述基板在约100℃至约650℃的范围的温度并且在约1托至约600托的范围的压力处暴露于碳前驱物，以在基板表面上形成碳硬掩模。碳前驱物具有式(I)的结构

其中R₁至R₁₀中的每一者独立地选自于H、卤素或经取代或未经取代的C₁至C₄烷基。通过碳硬掩模中的开口蚀刻基板的至少一部分。通过灰化从基板表面移除碳硬掩模。

附图说明