[发明专利]芯片、芯片测试方法及电子设备

权利要求书

1.一种芯片，包括：组合逻辑和一个数据路径选通电门；其中，

所述数据路径选通电门包括第一输入端和输出端，其中，所述数据路径选通电门的所述第一输入端检测测试使能信号，所述数据路径选通电门的所述输出端连接至所述组合逻辑；所述测试使能信号用于切换所述芯片的测试模式；

所述芯片还包括：第一扫描链；其中，所述第一扫描链与所述一个数据路径选通电门的所述第一输入端连接，且与所述组合逻辑连接；所述第一扫描链包括依次连接的多个触发器；

所述数据路径选通电门配置为在检测的所述测试使能信号指示的当前测试模式与所述组合逻辑的数据路径功能不相关时，向所述组合逻辑输出数据路径选通控制信号；以及

所述组合逻辑配置为在接收所述数据路径选通控制信号后，关闭数据路径功能，以关闭数据路径切换。

2.根据权利要求1所述的芯片，其中，每个所述触发器至少包括：扫描输入端口和扫描输出端口；

其中，所述第一扫描链中第一个触发器的扫描输入端口作为所述第一扫描链的扫描输入端口，所述第一扫描链中最后一个触发器的扫描输出端口作为所述第一扫描链的扫描输出端口。

3.根据权利要求2所述的芯片，其中，所述第一扫描链中前一触发器的扫描输出端口连接到后一触发器的扫描输入端口。

4.根据权利要求2所述的芯片，其中，

每个所述触发器还包括：数据输入端口和数据输出端口，

所述第一扫描链中各触发器的所述数据输入端口作为数据输入端口与所述组合逻辑连接，以接收所述组合逻辑的输出；以及

所述第一扫描链中各触发器的所述数据输出端口作为数据输出端口与所述组合逻辑连接，以向所述组合逻辑输出数据。

5.根据权利要求4所述的芯片，其中，每个所述触发器还包括：时钟端口，

其中，所述时钟端口配置为接收时钟信号。

6.根据权利要求2-5任一项所述的芯片，其中，

所述数据路径选通电门的所述第一输入端，通过所述第一扫描链在功能模式下的使能连接线，检测所述测试使能信号。

7.根据权利要求6所述的芯片，其中，

所述测试使能信号包括芯片扫描测试下的扫描使能信号，所述扫描使能信号配置为切换所述芯片的移位模式和捕获模式。

8.根据权利要求7所述的芯片，其中，

每个所述触发器还包括扫描使能端口，其中，所述扫描使能端口配置为接收所述扫描使能信号。

9.根据权利要求8所述的芯片，其中，所述第一扫描链的每个所述触发器的所述扫描使能端口与所述数据路径选通电门的所述第一输入端连接。

10.根据权利要求7所述的芯片，其中，所述数据路径选通电门还配置为：

在检测的扫描使能信号指示所述移位模式时，向所述组合逻辑输出数据路径选通控制信号。

11.根据权利要求7所述的芯片，其中，所述第一扫描链配置为：在所述移位模式下，通过所述第一扫描链的所述扫描输入端口将移位测试向量串行移入所述第一扫描链的各触发器，在所述第一扫描链的所述扫描输出端口得到移位测试输出值；如果通过对比移位测试向量与移位测试输出值，确定所述第一扫描链中的触发器不存在缺陷，则所述第一扫描链的所述扫描输入端口获取激励数据，以配置第一扫描链上各触发器的数据输出端口的初始值。

12.根据权利要求7所述的芯片，其中，所述数据路径选通电门还配置为在检测的所述扫描使能信号指示所述捕获模式时，控制所述组合逻辑开启数据路径切换。

13.根据权利要求12所述的芯片，其中，所述组合逻辑还配置为在所述捕获模式下，获取捕获测试向量，向所述第一扫描链输出针对所述捕获测试向量的响应值。