[发明专利]芯片、芯片测试方法及电子设备

说明书

一种芯片、芯片测试方法及电子设备。芯片包括：组合逻辑和数据路径选通电门；数据路径选通电门包括第一输入端和输出端，其中数据路径选通电门的第一输入端检测测试使能信号，数据路径选通电门的输出端连接至组合逻辑；测试使能信号用于切换芯片的测试模式；数据路径选通电门配置为在检测的测试使能信号指示的当前测试模式与组合逻辑的数据路径功能不相关时，向组合逻辑输出数据路径选通控制信号；以及组合逻辑配置为在接收数据路径选通控制信号后，关闭数据路径功能，以关闭数据路径切换。

技术领域

本公开的实施例涉及一种芯片、芯片测试方法及电子设备。

背景技术

芯片测试是实现芯片产品不可缺少的必要环节，芯片测试常基于DFT(design fortest，可测性设计)实现，DFT是指在不改变芯片设计功能的前提下，为使得芯片测试尽可能的可靠，在芯片设计时加入一定附加逻辑的设计方法。

发明内容

本公开至少一个实施例提供了一种芯片，包括：组合逻辑和数据路径选通电门；其中，所述数据路径选通电门包括第一输入端和输出端，所述数据路径选通电门的所述第一输入端检测测试使能信号，所述数据路径选通电门的所述输出端连接至所述组合逻辑；所述测试使能信号用于切换所述芯片的测试模式；

所述数据路径选通电门配置为在检测的所述测试使能信号指示的当前测试模式与所述组合逻辑的数据路径功能不相关时，向所述组合逻辑输出数据路径选通控制信号；以及

所述组合逻辑配置为在接收所述数据路径选通控制信号后，关闭数据路径功能，以关闭数据路径切换。

在至少一个实施例中，所述芯片还包括：第一扫描链；

所述第一扫描链与所述数据路径选通电门的所述第一输入端连接，且与所述组合逻辑连接；

所述第一扫描链包括依次连接的多个触发器；其中，每个所述触发器至少包括：扫描输入端口和扫描输出端口；

其中，所述第一扫描链中第一个触发器的扫描输入端口作为所述第一扫描链的扫描输入端口，所述第一扫描链中最后一个触发器的扫描输出端口作为所述第一扫描链的扫描输出端口。

在至少一个实施例中，所述第一扫描链中前一触发器的扫描输出端口连接到后一触发器的扫描输入端口。

在至少一个实施例中，每个所述触发器还包括：数据输入端口和数据输出端口，

所述第一扫描链中各触发器的所述数据输入端口作为数据输入端口与所述组合逻辑连接，以接收所述组合逻辑的输出；以及

所述第一扫描链中各触发器的所述数据输出端口作为数据输出端口与所述组合逻辑连接，以向所述组合逻辑输出数据。

在至少一个实施例中，每个所述触发器还包括：时钟端口，

其中，所述时钟端口用于接收时钟信号。

在至少一个实施例中，所述数据路径选通电门的所述第一输入端，通过所述第一扫描链在功能模式下的使能连接线，检测所述测试使能信号。

在至少一个实施例中，所述测试使能信号包括芯片扫描测试下的扫描使能信号，所述扫描使能信号配置为切换所述芯片的移位模式和捕获模式。

在至少一个实施例中，每个所述触发器还包括扫描使能端口，其中，所述扫描使能端口配置为接收所述扫描使能信号。

在至少一个实施例中，所述第一扫描链的每个所述触发器的所述扫描使能端口与所述数据路径选通电门的所述第一输入端连接。

在至少一个实施例中，所述数据路径选通电门还配置为：

在检测的扫描使能信号指示所述移位模式时，向所述组合逻辑输出数据路径选通控制信号。