[发明专利]数字信号处理器及操作方法

权利要求书

1.一种可编程数字信号处理器，其包括数字滤波器、移位寄存器查找表和滤波器存储器，其中，所述移位寄存器查找表被耦合以在第一操作模式下向所述数字滤波器提供输入数据，并且所述滤波器存储器被耦合以在所述第一操作模式下向所述数字滤波器提供滤波器系数，其中，所述滤波器存储器的输出和所述移位寄存器查找表的输出被同步，以产生对应的滤波器系数和输入数据，共同实现期望的滤波器配置。

2.根据权利要求1所述的可编程数字信号处理器，其中，所述移位寄存器查找表包括移位寄存器，其中，所述移位寄存器被配置以便可操作为单个连续移位寄存器或多个可独立操作的移位寄存器。

3.根据权利要求1或2所述的可编程数字信号处理器，还包括状态机，所述状态机向所述移位寄存器查找表和所述滤波器存储器提供寻址值。

4.根据权利要求2所述的可编程数字信号处理器，其中，所述寻址值包括用于所述移位寄存器查找表和所述滤波器存储器的单个地址，由此，构造被存储在所述移位寄存器查找表和所述滤波器存储器中的值，使得在所述第一操作模式下，所述单个地址参考所述数字滤波器的所述对应的系数和输入数据。

5.根据前述任一项权利要求所述的可编程数字信号处理器，其中，在第二操作模式下，存储在所述移位寄存器查找表中的值被输出以用于所述数字滤波器以外的处理。

6.根据权利要求5所述的可编程数字信号处理器，其中，在所述第二操作模式下，所述移位寄存器查找表用作乘法器输入寄存器。

7.根据前述任一项权利要求所述的可编程数字信号处理器，其中，所述数字滤波器构成有限冲激响应滤波器的组件。

8.根据权利要求3至6中任一项权利要求所述的可编程数字信号处理器，其中，所述数字滤波器构成无限冲激响应滤波器的组件，所述无限冲激响应滤波器包括第一有限冲激响应滤波器和处于反馈配置的第二有限冲激响应滤波器，其中，所述状态机提供使能信号来协调所述第一有限冲激响应滤波器和所述第二有限冲激响应滤波器的输出的组合，以实现所述无限冲激响应滤波器。

9.根据前述任一项权利要求所述的可编程数字信号处理器，其中，所述数字信号处理器在包括多个查找表的FPGA架构中实现，每个所述查找表的配置由在系统启动时利用配置比特流编程的一个或多个相应存储器单元定义，其中，所述滤波器存储器中的值也由所述配置比特流编程。

10.一种执行数字信号处理器操作的方法，所述方法包括：

对移位寄存器查找表进行寻址以在第一操作模式下将数据输出到所述数字信号处理器，并对滤波器存储器进行寻址以在所述第一操作模式下向所述数字滤波器提供系数，使用所述系数对所述输入数据执行数字滤波器操作。

11.根据权利要求10所述的方法，包括以下进一步的步骤：构造所述移位寄存器查找表和所述滤波器存储器，使得在所述第一操作模式下，单个地址值参考所述数字滤波器的对应的系数和输入数据，使得以下所述步骤是使用所述单个地址值执行的：在第一操作模式下对移位寄存器查找表进行寻址以将系数输出到所述数字信号处理器，以及在所述第一操作模式下对滤波器存储器进行寻址以将输入数据提供给所述数字滤波器。

12.根据权利要求10或11所述的方法，其中，所述数字滤波器操作是有限冲激响应滤波器操作。

13.根据权利要求11或12所述的方法，其中，所述数字滤波器操作是无限冲激响应滤波器操作，其包括第一有限冲激响应操作和基于反馈值的第二有限冲激响应操作，所述方法包括以下进一步的步骤：提供使能信号，所述使能信号协调所述第一有限冲激响应操作和所述第二有限冲激响应操作的结果的组合以获得无限冲激响应滤波器结果。

14.一种用于计算机的程序，其包括适于实现根据权利要求10至13中的任一权利要求所述的步骤的指令。