[发明专利]数字信号处理器及操作方法

说明书

一种灵活的数字信号处理器模块包括滤波器单元，其包括乘法器和加法器，其中乘法器从存储器和移位寄存器查找表接收输入。数字信号处理器模块可以通过提供来自存储器的合适的滤波器系数和来自移位寄存器查找表的数据值来实现数字滤波器，例如FIR或IIR滤波器。可选状态机可以确保存储器移位寄存器查找表的寻址以及数字信号处理器模块的多个实例之间的同步，其中这些实例是特定的滤波器实现所需要的。提出的架构提供了额外操作模式，其中支持滤波器实现以外的操作。

技术领域

本发明涉及数字信号处理器架构。

背景技术

数字信号处理器是为数字信号处理操作(例如数字滤波器、压缩等)提供专用支持的数字电子模块。

可以以很多形式来提供数字信号处理器功能，包括独立的微处理器，作为“封装中的系统”单元的一部分，或者作为FPGA架构中的专用块。

FPGA是一种可编程逻辑器件。它们通常基于标准的可编程逻辑块，大量的可编程逻辑块布置在一起以实现各种功能。

图1示意性地示出了目前技术中已知的FPGA系统的示例。

如图1所示，FPGA芯片10包括多个逻辑块11。芯片还包括多个输入/输出端口12。连接这些逻辑块11和输入/输出端口12的是多个轨道14。在这些轨道的交接点处提供了许多可编程的布线区域13，它们也可以被称为开关盒。在这些可编程布线区域中，提供了开关，这些开关可以在存储在与每个开关相连接的位单元存储器中的逻辑值的控制下，选择性地连接任何一对相交的轨道。在系统启动时从非易失性存储器中设置位单元存储器值。因此，通过根据需要设置开关存储器中的值，可以将任何逻辑块的任何连接耦合至任何其它逻辑块的连接或者任何输入/输出端口12。类似地，任何一个输入/输出端口可以连接到任何其它输入/输出端口。因此，通过适当地配置存储器单元以定义每个逻辑块的操作，以及定义开关存储器13以在逻辑块之间建立适当的连接，可以实现任何所需的功能。

虽然FPGA的基本原理是基于通过标准逻辑块的适当连接和适当逻辑值实现任何数字运算的可能性，但在某些情况下，这种通用方法在用于实现给定功能的芯片表面积以及在应用所需的功能进行操作时消耗的能量方面效率极低。因此，许多现代FPGA架构包括专用块15，其包括专门设计为支持某些特定功能的电路。

某些FPGA架构提供了这样的专用块15以支持数字信号处理操作。

图2示出了现有技术中已知的数字信号处理块。

如图2所示，提供了一个包含两个输入211和212的块200，每个输入由中继器213和214缓存。输入211和212通过另一个中继器221将值提供给乘法器220，乘法器220将其输出提供给加法器230。加法器通过另一个中继器216接收第二输入215，并通过又一个中继器231发射块输出217。取决于实施方式的细节，可以使用或不使用各种中继器。

作为如上所述的FPGA架构中的块，DSP块可以连接到由FPGA的其它块提供的任何合适的逻辑单元。具体而言，这些其它块通常将是如上所述的标准逻辑块，可以被配置为提供所需的操作可能需要的任何逻辑输入。通过向一个输入211或212提供合适的系数值，以及向另一输入提供适当定时的一系列数据值，并配置其它逻辑块以累加输出值，可以实现过滤器和其它功能。

例如，可以在Xilinx Virtex 5或Xilinx Virtex 4FPGA架构的用户指南中找到这些方法的示例。

特别应了解，尽管如上所述的现有技术方法在某种程度上提高了DSP架构的效率，但它们依赖于外部逻辑单元来支持特定DSP操作的实现意味着在所需的空间、消耗的能量、时钟分配等方面，所得的电路仍处于次优状态。期望提供一种DSP架构，其在保持高度通用性的同时提供更多集成功能。

发明内容