[发明专利]半导体装置和半导体装置的制造方法

说明书

根据本发明的一个实施例的半导体装置设置有：第一基板，其具有第一接合部；和第二基板，其具有接合至第一接合部的第二接合部。第一基板进一步包括第一多层配线层，其隔着第一绝缘层电连接至第一接合部，在第一多层配线层中，第一配线的一个表面面向第一绝缘层，第一配线形成在最靠近与第二基板的接合面的一侧，并且与该一个表面相对的另一表面与第二绝缘层接触，第二绝缘层的相对介电常数低于第一绝缘层的相对介电常数。

技术领域

本发明涉及一种将半导体基板彼此接合的半导体装置和该半导体装置的制造方法。

背景技术

近年来，为减小半导体装置的尺寸并提高集成度，人们已开发出三维结构的半导体装置。例如，专利文献1公开了一种三维结构的半导体装置，其中，通过CuCu接合将包括光电转换器的传感器基板和包括外围电路部的电路基板接合。

引用列表

专利文献

专利文献1：日本未经审查的专利申请公开第2014-187166号

发明内容

顺便提及，在如上所述的通过CuCu接合而将基板接合的半导体装置(图像传感器)中，通常将氧化硅(SiO₂)用作传感器基板的配线层中所包括的配线层间材料。SiO₂的相对介电常数高于例如前端逻辑产品中使用的Low-k材料的相对介电常数。SiO₂倾向于使配线的RC延迟变大。因此，需要使具有CuCu接合的半导体装置的配线延迟降低。

期望提供一种可使配线延迟降低的半导体装置和半导体装置的制造方法。

根据本发明的实施例的半导体装置包括：第一基板，第一基板包括第一接合部；和第二基板，第二基板包括第二接合部。第二接合部被接合至第一接合部。第一基板进一步包括第一多层配线层，其中，形成为最靠近与第二基板的接合面的第一配线的一个表面面向第一绝缘层，而第一配线的与该一个表面相对的另一表面和第二绝缘层接触。第一多层配线层隔着第一绝缘层电连接至第一接合部。第二绝缘层的相对介电常数低于第一绝缘层的相对介电常数。

根据本发明的实施例的半导体装置的制造方法包括：依次形成第一多层配线层和第一接合部，以形成第一基板，在第一基板中，第一多层配线层的形成为最靠近第一接合部的第一配线的一个表面面向第一绝缘层，且第一配线的与该一个表面相对的另一表面和第二绝缘层接触；并且形成第二接合部作为第二基板，然后将第一接合部和第二接合部接合在一起。第一多层配线层包括作为层间绝缘层的第二绝缘层。第一接合部的周围具有第一绝缘层。第二绝缘层的相对介电常数低于第一绝缘层的相对介电常数。

在根据本发明的实施例的半导体装置和根据实施例的半导体装置的制造方法中，在经由分别设置的接合部(第一接合部和第二接合部)而接合至第二基板的第一基板中，第一多层配线层的形成为最靠近与第二基板的接合面的第一配线层的一个表面面向第一绝缘层，而第一配线的与该一个表面相对的另一表面和第二绝缘层接触。第一多层配线层电连接至第一接合部，并且在第一多层配线层和第一接合部之间插入有第一绝缘层。第二绝缘层的相对介电常数低于第一绝缘层低的相对介电常数。借此，使用具有低相对介电常数的绝缘层来形成设置于第一基板的多层配线层的全部层间绝缘层。

根据本发明的实施例的半导体装置和根据实施例的半导体装置的制造方法使第一多层配线层的形成为最靠近与第二基板的接合面的第一配线层的一个表面面向设置在第一接合面周围的第一绝缘层，并且使第一配线的与该一个表面相对的另一表面和第二绝缘层接触，该第二绝缘层的相对介电常数低于第一绝缘层的相对介电常数。第一多层配线层被设置于第一基板。这使得可以使用具有低相对介电常数的绝缘层来形成第一多层配线层的全部层间绝缘层。因此，可以降低设置于第一基板的第一多层配线层中的配线延迟。

需要注意，这里描述的效果并不一定是限制性的，而是可以包括本发明中描述的任何效果。

附图说明