[发明专利]摄像机原始数据通道和雷达原始数据通道的捆绑在审
申请号: | 201980044573.5 | 申请日: | 2019-05-29 |
公开(公告)号: | CN112384904A | 公开(公告)日: | 2021-02-19 |
发明(设计)人: | A·布兰德胡贝尔;K·布罗伊尔;T·维希曼;M·甘特纳;M·沃尔特 | 申请(专利权)人: | 康蒂-特米克微电子有限公司 |
主分类号: | G06F13/362 | 分类号: | G06F13/362;G06F13/42 |
代理公司: | 北京市中咨律师事务所 11247 | 代理人: | 周文聘;吴鹏 |
地址: | 德国*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 摄像机 原始数据 通道 雷达 捆绑 | ||
1.一种经由点对点连接捆绑两个数据通道的装置(20),它包括:
–经由第一线路(310)传输第一数据(311)的多个序列的第一数据通道,其中,在第一数据(311)的每两个序列之间设置具有第一预定义参数的数据空缺(312),
–经由第二线路(210)传输第二数据(211)的多个序列的第二数据通道,
其中,第一数据通道传输摄像机原始数据,第二数据通道传输源于雷达系统、激光雷达系统、超声波系统和/或激光系统的原始数据,
–经由第三线路(110)传输第三数据(111)的序列的第三数据通道,以及
–包括多路复用器(455)和缓冲存储器(457)的多路复用装置(450),
其中,多路复用装置(450)的第一输入端(453)与第一线路(310)相连接,第一输入端(453)与多路复用器(455)相连接,
多路复用装置(450)的第二输入端(452)与第二线路(310)相连接,第二输入端(452)经由缓冲存储器(457)与多路复用器(455)相连接,缓冲存储器设置成用于临时存储源于第二线路(210)的第二数据(211),并且
多路复用装置(450)的输出端(451)与第三线路(110)相连接,输出端(451)与多路复用器(455)的输出端相连接,以及
其中,多路复用器(455)被设置成用于:
将第一数据(311)的序列从第一输入端(453)传输到输出端(451),以及
如果在第一输入端(453)处开始数据空缺(312)并且缓冲存储器(457)已经被充填有具有第二预定义参数的第二数据(211),则将第二数据(211)的序列从第二输入端(452)传输到输出端(451),其中第二预定义参数小于或等于第一预定义参数,
因此,第三数据(111)的序列具有捆绑的第一数据(311)序列和第二数据(211)序列。
2.根据权利要求1所述的装置(20),
其中,点对点连接基于CSI-2协议工作,其中,第一数据通道和第二数据通道具有不同的CSI-2通道编号。
3.根据权利要求1或2所述的装置(20),
其中,第二数据(211)的数据包的长度在第二数据(211)的该数据包的标头元素中加以标记,从而多路复用器(455)设置成用于根据所述长度决定在缓冲存储器(457)中对第二数据(211)是否进行以及要进行何种程度的参数确定或划分,或是否能立即清空缓冲存储器(457)。
4.根据上述权利要求中任一权利要求所述的装置(20),
其中,缓冲存储器(457)被设计为FIFO的形式。
5.根据上述权利要求中任一权利要求所述的装置(20),
其中,第一数据通道的数据传输速率是第二数据通道数据传输速率的两倍以上,尤其是四倍以上。
6.根据上述权利要求中任一权利要求所述的装置(20),
其中,多路复用装置(450)和缓冲存储器(457)以FPGA、CPLD或ASIC、尤其是以单一FPGA或单一ASIC的形式实现。
7.根据权利要求6所述的装置(20),
其中,FPGA、CPLD或ASIC的配置方式是,通过在FPGA、CPLD或ASIC上执行的有限状态机来决定是否以及何时从第二输入端(452)将第二数据(211)的序列传输给多路复用装置(450)的输出端(451)。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于康蒂-特米克微电子有限公司,未经康蒂-特米克微电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201980044573.5/1.html,转载请声明来源钻瓜专利网。
- 上一篇:充气轮胎
- 下一篇:内燃机和操作内燃机的方法