[发明专利]利用先进控制的整合CMOS源极漏极形成

权利要求书

1.一种形成半导体器件的方法，所述方法包含：

对半导体基板上的半导体材料执行各向异性蚀刻工艺，以暴露所述半导体材料中的一表面，所述表面设置在所述半导体器件的现有结构与其上形成所述半导体材料的所述半导体基板的主体半导体部分之间；

对暴露的侧壁执行各向同性蚀刻工艺以将设置在所述现有结构与所述半导体基板的所述主体半导体部分之间的所述半导体材料凹陷一距离以形成空腔；以及

经由选择性外延生长(SEG)工艺在所述空腔的表面上形成沉积材料的层，在形成所述空腔与SEG之间所述基板不经历预清洁工艺。

2.如权利要求1所述的方法，其中所述各向同性蚀刻在第一处理腔室中发生，并且所述方法进一步包含将所述基板从所述第一处理腔室移动到第二处理腔室以用于所述SEG工艺。

3.如权利要求2所述的方法，进一步包含在各向同性蚀刻之后且在所述SEG工艺之前确定所述半导体材料已经凹陷的所述距离。

4.如权利要求3所述的方法，进一步包含基于所述半导体材料已经凹陷的所述距离来调整所述SEG工艺。

5.如权利要求4所述的方法，进一步包含在形成沉积材料的所述层之前外延生长所述半导体材料的一部分。

6.如权利要求3所述的方法，其中所述半导体材料已经凹陷的所述距离包含折射法。

7.如权利要求3所述的方法，其中所述各向同性蚀刻工艺包含对所述半导体材料具有选择性的蚀刻工艺。

8.如权利要求3所述的方法，其中形成沉积材料的所述层包含用所述沉积材料填充所述空腔。

9.如权利要求3所述的方法，进一步包含，在形成沉积材料的所述层之前，在所述空腔的所述表面上沉积含碳材料，其中所述含碳材料包括硅碳磷(SiCP)材料。

10.如权利要求3所述的方法，其中对所述暴露的侧壁执行所述各向同性蚀刻工艺以在所述半导体材料中形成所述空腔包含移除半导体材料，直至暴露出包含磷掺杂的主体半导体材料的所述半导体材料的一部分。

11.如权利要求3所述的方法，其中所述沉积材料包含n型掺杂剂，所述n型掺杂剂包含砷(As)，并且所述选择性外延生长(SEG)工艺包括将所述空腔的所述表面暴露于AsCl₃、TBA、或AsH₃的至少一个以及二氯硅烷(DCS)、HCl、SiH₄、Si₂H₆或Si₄H₁₀的至少一个。

12.如权利要求3所述的方法，其中所述沉积材料包含p型掺杂剂，所述p型掺杂剂包含硼(B)，并且所述选择性外延生长(SEG)工艺包括将所述空腔的所述表面暴露于硼烷、二硼烷或硼烷或二硼烷的等离子体的一或多个。

13.如权利要求3所述的方法，进一步包含经由选择性外延生长(SEG)工艺在所述半导体材料的一部分上形成额外沉积材料的层，在所述部分上未执行所述各向异性蚀刻工艺，其中所述额外沉积材料包括硅(Si)及磷(P)。

14.如权利要求1所述的方法，其中所述各向同性蚀刻工艺及所述SEG工艺在真空处理下在同一平台中执行。

15.一种用于形成半导体器件的处理工具，所述处理工具包含：

中央传递站，在所述中央传递站周围设置有多个处理腔室；

机器人，在所述中央传递站内，被构造为在所述多个处理腔室之间移动基板；

第一处理腔室，连接到所述中央传递站，所述第一处理腔室被构造为执行各向同性蚀刻工艺；

度量站，在所述处理工具内且所述机器人能够到达所述度量站，所述度量站被构造为确定来自所述各向同性蚀刻工艺的基板上的半导体材料的凹陷的距离；

第二处理腔室，连接到所述中央传递站，所述第二处理腔室被构造为执行选择性外延生长(SEG)工艺；以及

控制器，连接到所述中央传递站、所述机器人、所述第一处理腔室、所述度量站或所述第二处理腔室的一或多个，所述控制器具有选自下列的一或多种配置：用于在所述多个处理腔室与度量站之间移动所述机器人上的基板的第一配置；用于在所述第一处理腔室中在基板上执行各向同性蚀刻工艺的第二配置；用于执行分析以确定所述度量站中的所述半导体材料的所述凹陷的第三配置；或用于在所述第二处理腔室中执行选择性外延生长工艺的第四配置，所述选择性外延生长工艺关于所述半导体材料的所述凹陷而被调整。