[发明专利]存储器电路

说明书

本发明的目的在于通过对用于读取数据的参照单元进行有效地测试来改善读出数据的可靠性。存储器电路设置有多个存储器阵列、选择电路和感测放大器。选择电路选择多个存储器阵列中的一个的输出值，并供应第一值和第二值。感测放大器具有第一输入端子和第二输入端子。感测放大器以供应给第二输入端子的第二值为基准来放大并输出供应给第一输入端子的第一值。

技术领域

本技术涉及存储器电路。更具体地，该技术涉及允许使用参照单元的值作为基准电位来读出数据单元的存储器电路。

背景技术

在已知方法中，使用磁阻效应的存储器(MRAM：磁阻随机存取存储器)的感测放大器通过将多个存储器单元彼此并联或串联连接来用作用于生成电位的参照电阻，以生成基准电位。在这种情况下，多个存储器单元被称为“参照单元”。通过向处于高电阻状态和低电阻状态的多个参照单元施加恒定电流来生成期望的基准电位。在使用“磁性隧道结(MTJ)”元件的存储器设备中，由于以下机制，有可能无意间反转存储在MTJ元件中的信息。因此，这些存储器设备需要定期刷新(重写)以确保可靠的读出。特别地，由于每次执行读出操作都访问参照单元，并且将参照单元用作判定存储数据的逻辑状态的基准，因此无法避免其逻辑的意外反转。

从广义上讲，有两种现象会引起意外的逻辑反转。一种现象是在读出存储器单元时施加的微小电流甚至低于写入阈值的情况下，以一定可能性发生的逻辑反转。这被称为“读取干扰”错误。另一种现象是由于热波动而以一定可能性发生逻辑反转。这被称为“保持”错误。因为这些都是以一定可能性发生的现象，所以重要的是，每次读取数据时都要测试并验证是否正确执行了读取操作，以维持读取数据的可靠性。鉴于此，提出了采用专用感测放大器来读出用于生成基准电位的存储器单元的逻辑状态的方法(例如，参见专利文献1)。

引文列表

专利文献

专利文献1：日本专利特开No.2006-286047

发明内容

技术问题

根据上述现有技术，以预定间隔测试用于生成基准电位的参照单元的逻辑状态。然而，现有技术导致测试操作的大量开销，这使得难以每次将参照单元用于读出操作时都测试参照单元。此外，需要准备专用于参照单元的感测放大器，这带来了电路面积增大的问题。

鉴于以上情况而设计了本技术，并且本技术旨在有效地测试用于读出数据的参照单元，以改善读出数据的可靠性。

问题的解决方案

为了解决上述问题，并且根据本技术的第一方式，提供了一种存储器电路，包括：多个存储器阵列；选择电路，被配置为选择从多个存储器阵列中的任何一个中的存储器单元输出的值，以供应第一值和第二值；以及感测放大器，具有第一输入端子和第二输入端子，并且被配置为以供应给第二输入端子的第二值为基准来放大并输出供应给第一输入端子的第一值。这提供了这样的效果，使得多个存储器阵列中的任何一个中的存储器单元的值被供应给感测放大器的第一输入端子和第二输入端子，该感测放大器又输出放大的值。

此外，根据本技术的第一方式，选择电路可以包括：与每个存储器单元相对应地设置的多个输出开关，该输出开关被配置为控制是否输出来自存储器单元的值；以及分别与感测放大器的第一输入端子和第二输入端子相对应地设置的第一输入选择器和第二输入选择器，第一输入选择器和第二输入选择器被配置为选择来自输出开关的输出并将所选择的输出供应给对应的第一输入端子和第二输入端子。这提供了控制来自存储器单元的输出和感测放大器的输入两者的效果。

此外，根据本技术的第一方式，第一输入选择器和第二输入选择器中的每一个可以设置有连接到多个输出开关当中的互不相同的至少一个输出开关的多个输入开关，第一输入选择器和第二输入选择器中的每一个被配置为使多个输入开关中的任何一个导通以将其输出供应给对应的第一输入端子和第二输入端子。这提供了这样的效果，即使得第一输入选择器和第二输入选择器均配置有多个输入开关的组合。