[发明专利]半导体晶片的对准标记方法以及具有对准标记部分的半导体封装

说明书

一些实施例包含半导体封装。所述半导体封装具有半导体裸片，所述半导体裸片具有包含集成电路系统的主要区域且具有包含对准标记位置的一部分的边缘区域。所述对准标记位置的所述部分包含对准标记的片区。所述对准标记包含线和间隙的图案，其中所述线沿第一方向延伸。所述对准标记位置的所述部分还包含纹理，所述纹理具有除沿所述第一方向或沿基本上正交于所述第一方向的第二方向延伸的线以外的图案。一些实施例包含半导体晶片的对准标记方法。

相关专利申请数据

本申请要求2018年8月31日提交的第16/118,902号美国专利申请的优先权，所述美国专利申请以引用的方式并入本文中。

技术领域

半导体晶片的对准标记方法以及具有对准标记部分的半导体封装。

背景技术

半导体装置可以包含集成电路系统；例如，集成存储器、集成逻辑、集成传感器等。集成电路系统的制造通常涉及复杂的处理步骤。在集成电路系统的制造过程中，不同材料的许多层可以相互叠加。这些层必须精确地对齐，以确保半导体装置的正常运行。如果层没有正确对准，装置可能无法正常工作，或者无法运行。

为了有助于半导体装置中上覆层的对齐，制造期间在各个层中包含对准标记(即对齐标记)。对准标记在正确对齐时具有预定关系。使用标线在特定晶片工艺层上图案化适当的标记。

使用对准标记期间遇到的问题是，用于制造集成电路系统的一些工艺步骤可能不当地修改对准标记。例如，化学机械抛光(CMP)可用作集成电路系统制造期间的工艺步骤。问题是，抛光可能去除抛光层中对准标记的部分。这样修改对准标记会导致随后很难利用对准标记来实现相对于堆叠在抛光层上的其它层的适当对齐。需要开发能克服这一问题的方法和结构。

附图说明

图1是半导体晶片的区域的自顶向下图解视图。

图2是图1的半导体晶片的一部分的自顶向下图解视图。

图3是与半导体晶片相关联的对准标记位置的自顶向下图解视图。图3A是可与图3的对准标记位置中的对准标记的形成相关联的过程顺序的图解表示，并且还以图解方式指示图3的标记可以由图5的对准标记与图4的对准标记叠加而成。

图4是与半导体晶片相关联的对准标记位置的自顶向下图解视图，并且示出了实例对准标记。

图5是与半导体晶片相关联的对准标记位置的自顶向下图解视图，并且示出了实例对准标记。

图6是与半导体晶片相关联的对准标记位置的自顶向下图解视图，并且示出了实例对准标记和实例纹理。

图7是与半导体晶片相关联的对准标记位置的自顶向下图解视图。对准标记位置附近的描述以图解方式指示图7的标记和纹理可以由图5的对准标记与图6的对准标记和纹理叠加而成。

图8是可在实例纹理中使用的实例线的图解横截面侧视图。图8沿图7的线8-8。

图9是与半导体晶片相关联的对准标记位置的自顶向下图解视图，并且示出了实例对准标记和实例纹理。

图10是与半导体晶片相关联的对准标记位置的自顶向下图解视图。对准标记位置附近的描述以图解方式指示图10的标记和纹理可以由图9的对准标记和纹理与图4的对准标记叠加而成。

图11是与半导体晶片相关联的对准标记位置的自顶向下图解视图，并且示出了实例对准标记和实例纹理。

图12是与半导体晶片相关联的对准标记位置的自顶向下图解视图。对准标记位置附近的描述以图解方式指示图12的标记和纹理可以由图11的对准标记和纹理与图4的对准标记叠加而成。

图13是与半导体晶片相关联的对准标记位置的自顶向下图解视图，并且示出了实例纹理。