[发明专利]多位并行逐次逼近(SA)闪速模数转换器(ADC)电路

说明书

公开了多位并行逐次逼近(SA)闪速模数转换器(ADC)电路。在一个方面，多位并行SA闪速ADC电路包括数模转换器(DAC)电路，其接收参考电压和试验位代码并生成DAC模拟信号。SA闪速ADC电路包括并行比较器级，其各自包括等于二(2)的对应并行比较器级的数字位数目次幂的量减去一(1)的一个或多个比较器电路。每个比较器电路接收模拟输入信号和对应的DAC模拟信号，并且生成数字信号。如果模拟输入信号具有与对应的DAC模拟信号相比更大的电压，则每个比较器电路的数字信号为逻辑高，并且如果模拟输入信号具有更小的电压，则每个比较器电路的数字信号为逻辑低。与每个并行比较器级相对应的数字信号被用于生成数字输出信号。

相关申请的交叉引用

本专利申请要求于2018年8月27日提交的题为“MULTIPLE-BIT PARALLELSUCCESSIVE APPROXIMATION(SA)FLASH ANALOG-TO-DIGITAL CONVERTER(ADC)CIRCUITS”的申请号16/113,619的优先权，其被转让给受让人，并且由此通过引用明确地并入本文。

技术领域

本公开的技术一般地涉及模数转换器(ADC)电路，并且具体地涉及逐次逼近(SA)闪速(Flash)ADC电路。

背景技术

基于处理器的系统结合执行各种功能而采用信号的模数转换。实现这样的模数转换的一个方法是使用闪速模数转换器(ADC)电路。闪速ADC电路的操作涉及将多个比较器并行，以在转换过程期间，将输入电压信号与从参考电压并行生成的一系列模拟信号进行比较。具体地，闪速ADC电路中的每个比较器均异步操作，使得在无需参考时钟信号的情况下，执行每个比较。闪速ADC电路使用输入电压信号与模拟信号的每个比较结果来生成数字输出信号的最终值。

例如，常规的闪速ADC电路采用2^N-1个比较器电路，其中N是数字输出信号中的位数。附加地，参考电压被化分为2^N-1个生成的模拟信号，模拟信号跨参考电压的范围分布。每个模拟信号被提供给对应比较器电路的一个输入，并且输入模拟信号被提供给每个比较器电路的另一输入。以这种方式，对于每个比较器电路，如果所生成的模拟信号具有比输入模拟信号的电压更大的电压，则对应比较器电路的输出具有逻辑低“0”值。相反，如果所生成的模拟信号具有比输入模拟信号的电压更小的电压，则对应比较器电路的输出具有逻辑高“1”值。每个比较器电路的输出信号被用于创建数字输出信号，数字输出信号是输入电压信号的数字表示。

在这一点上，常规闪速ADC电路具有相对快的转换时间。然而，由于常规闪速ADC电路被设计为生成具有更多位数(即，更高位数N)的数字输出信号，常规闪速ADC电路中采用的电路元件数目几何地增加，从而导致更多的芯片面积被使用并且功率被消耗。因此，为了芯片面积和功率降低而将转换时间折衷可能是有利的。

发明内容