[发明专利]用于预取存储指令的独占高速缓存一致性状态的方法、装置和系统

说明书

公开了用于预取存储指令的独占高速缓存一致性状态的方法、装置和系统。装置可以包括高速缓存和耦合到高速缓存上的收集缓冲器。收集缓冲器可以被配置为存储多个高速缓存行，多个高速缓存行中的每个高速缓存行与存储指令相关联。收集缓冲器还可以被配置为确定与第一存储指令相关联的第一高速缓存行是否应当在高速缓存中被分配。如果与第一存储指令相关联的第一高速缓存行在高速缓存中待分配，则收集缓冲器被配置为发出预写请求以获取对与第一存储指令相关联的第一高速缓存行的独占高速缓存一致性状态。

优先权要求

本专利申请要求于2018年8月27日提交的编号为16/113,120的非临时申请的优先权，其标题为“用于预取存储指令的独占高速缓存一致性状态的方法、装置和系统”，该申请已转让给本申请的受让人，并在此通过引用明确地并入本文。

技术领域

本公开的方面一般涉及存储指令，并且更具体地涉及用于预取存储指令的独占高速缓存一致性状态。

背景技术

计算设备可以执行存储器访问指令(例如，加载指令和存储指令)作为正常处理操作的一部分。在计算设备具有多个中央处理单元(CPU)的情况下，计算设备可以执行硬件一致性协议，以确保在多个CPU之间共享的任何相关联的高速缓存存储器和系统存储器以一致的方式响应于存储器访问指令(并且特别是存储指令)而被更新。

在多个CPU可共享对特定存储器位置的访问的系统中，确保存储指令的一致性的一种特定方法是屏障指令。屏障指令是如下指令：在继续进行允许屏障指令之后的操作以前，该指令迫使屏障指令之前的所有存储对计算设备中的所有CPU可见。这确保了致力于共享存储器值的CPU接收正确的更新数据，使得那些CPU可以取得进展，因为致力于旧数据的CPU将实际上浪费用于进行该工作的周期。为了允许屏障指令完成，致力于特定共享数据段(即，特定存储器位置)的CPU将获取该数据的独占高速缓存一致性状态。

然而，在具有许多CPU的现代计算设备中(尤其是在服务器片上系统(SoC)的情况下，该服务器片上系统在单个SoC上可以具有数十个或更多个CPU)，由于系统总线竞争或其它因素，获取共享数据的独占高速缓存一致性状态的过程可能涉及显著的延。此外，一些CPU架构可以将未决存储指令聚集在一起，并且仅在周期性的基础上执行相关的存储器事务(即，更新与那些存储指令相关联的主存储器位置)。因此，如果CPU等待直到存储指令以其它方式完成以检索独占高速缓存一致性状态，则CPU可以被强制暂缓相对大量的周期(并且因此，等待数据的任何其它CPU也可以被强制暂缓)。这导致系统不期望的性能降级并且浪费功率，因为计算设备必须保持活动但不能取得进展。

因此希望提供一种机制，以用于减少获取对与存储指令相关的独占高速缓存一致性状态所涉及的延时。

发明内容

以下呈现了一个或多个方面的简化概述，以提供对这些方面的基本理解。该概述不是对所有预期方面的广泛综述，并且既不旨在标识所有方面的关键元件或重要元件，也不旨在描绘任何或所有方面的范围。其唯一目的是以简化形式呈现一个或多个方面的一些概念，作为稍后呈现的更详细描述的序言。

在一个方面中，一种方法包括，确定与存储指令相关联的高速缓存行是否应在高速缓存中被分配。该方法还包括，如果与存储指令相关联的高速缓存行应当在高速缓存中被分配，则通过获取对与存储指令相关联的高速缓存行的独占高速缓存一致性状态，来执行对高速缓存的预写。预写可以由软件选择性地启用或禁用。

在另一方面中，一种装置包括高速缓存和耦合到高速缓存的收集缓冲器。该收集缓冲器被配置为存储多个高速缓存行，其中多个高速缓存行中的每个高速缓存行均与存储指令相关联。收集缓冲器还被配置为：确定与第一存储指令相关联的第一高速缓存行是否应当在高速缓存中被分配。该收集缓冲器还被配置为，如果与该第一存储指令相关联的第一高速缓存行要在该高速缓存中被分配，则发出预写请求以获取对与该第一存储指令相关联的第一高速缓存行的独占高速缓存一致性状态。