[发明专利]由3D堆叠集成电路实施的功能块

说明书

本发明提供一种三维堆叠集成电路3D SIC，其具有：非易失性存储器裸片，其具有非易失性存储器分区阵列；易失性存储器裸片，其具有易失性存储器分区阵列；及处理逻辑裸片，其具有处理逻辑分区阵列。所述非易失性存储器裸片、所述易失性存储器裸片及所述处理逻辑裸片经堆叠。所述非易失性存储器裸片、所述易失性存储器裸片及所述处理逻辑裸片可经布置以形成功能块阵列，且至少两个功能块可各自包含减少控制器的计算量的不同数据处理功能。

相关申请案

本申请案主张2018年10月24日申请且标题为“由3D堆叠集成电路实施的功能块(Functional Blocks Implemented by 3D Stacked Integrated Circuit)”的序列号为16/169,910的美国专利申请案的优先权，所述申请案特此以引用的方式并入本文中。

技术领域

本文中所揭示的至少一些实施例大体上涉及三维集成电路(3D IC)，且更特定来说但不限于，涉及三维堆叠集成电路(3D SIC)。

背景技术

3D IC是通过堆叠硅裸片及使其垂直地互连使得所述裸片的组合是单个装置而构建的集成电路。对于3D IC，通过所述装置的电路径可通过其垂直布局而缩短，此产生可比并排布置的类似IC更快且具有更小覆盖区的装置。3D IC通常可分组成3D SIC(其指代具有硅穿孔互连件(TSV)的堆叠IC)及单片3D IC(其是使用制造过程产生以在如由国际半导体技术路线图(ITRS)所陈述的芯片上布线阶层的本端层级处实现3D互连件。使用制造过程来实现3D互连件可在装置层之间产生直接垂直互连件。单片3D IC经构建于切割成单独3D IC的单个晶片上的层中。

可通过三种已知通用方法生产3D SIC：裸片对裸片方法、裸片对晶片方法或晶片对晶片方法。在裸片对裸片方法中，在多个裸片上产生电子组件。接着，对准且接合所述裸片。裸片对裸片方法的益处是每一裸片可在与另一裸片对准且接合之前进行测试。在裸片对晶片方法中，在多个晶片上产生电子组件。据此，可切割所述晶片中的一者且接着将所述晶片对准并接合到另一晶片的裸片位点上。在晶片对晶片方法中，在多个晶片上产生电子组件，接着对准、接合所述多个晶片且将所述多个晶片切割成单独3D IC。

TSV是可通过裸片的垂直电连接件。TSV可为用来增加3D封装及3D IC中的性能的中心部分。运用TSV，相较于用于连接堆叠芯片的替代方案，互连件及装置密度可大体上更高，且连接件的长度可更短。

附图说明

实施例是在附图的图中以实例而非限制方式说明，在附图中，相同元件符号指示类似元件。

图1说明根据本发明的一些实施例的具有多个非易失性存储器裸片、易失性存储器裸片及处理逻辑裸片的实例3D SIC的正视图。

图2说明根据本发明的一些实施例的具有多个非易失性存储器分区(每一分区具有多个非易失性存储器元件)的实例非易失性存储器裸片的俯视图。

图3说明根据本发明的一些实施例的具有多个易失性存储器分区(每一分区具有多个易失性存储器元件)的实例易失性存储器裸片的俯视图。

图4说明根据本发明的一些实施例的具有多个处理逻辑分区(每一分区具有单独现场可编程门阵列)的实例处理逻辑裸片的俯视图。

图5说明根据本发明的一些实施例的具有多个非易失性存储器裸片、易失性存储器裸片及处理逻辑裸片的图1中所说明的实例3D SIC的透视图。

图6说明可在其中操作本发明的实施例的实例计算机系统的框图。

图7说明其中本发明的实施例可连同一控制器一起执行的实例方法的流程图。

具体实施方式

本发明的至少一些方面涉及由3D SIC所实施的功能块。此外，本发明的方面大体上涉及由3D IC所实施的功能块。