[发明专利]用于惰性阳极镀覆槽的设备

说明书

在一示例中，提供一种用于电镀晶片的电镀设备。该电镀设备包含：晶片支架，其用于在电镀操作期间保持晶片；以及镀覆槽，其被配置成在该电镀操作期间容纳电解液。阳极腔室被设置在该镀覆槽内，以及进料板被设置在该阳极腔室内。阳极被安置在该阳极腔室内的该进料板上方。在一些示例中，该阳极腔室为无膜阳极腔室。

优先权主张

本专利申请要求于2018年10月3日申请的名称为“FLOW DISTRIBUTION APPARATUSFOR AN INERT ANODE PLATING CELL,”的美国临时申请序列号62/740,845的优先权；其公开内容都通过引用整体合并于此。

技术领域

本公开内容整体上涉及用于半导体制造的电镀(镀覆)系统与方法。尤其是，本公开内容涉及用于将一或多种材料电镀到衬底上的方法与设备。在诸多情况下，该材料为金属，而该衬底为半导体晶片，但所公开的实施方案并非受限于此。

发明内容

这里提供的背景描述是为了总体呈现本公开的背景的目的。当前指定的发明人的工作在其在此背景技术部分以及在提交申请时不能确定为现有技术的说明书的各方面中描述的范围内既不明确也不暗示地承认是针对本公开的现有技术。

在现代集成电路加工中，电化学沉积工艺被完善地制定。在二十一世纪初期，从铝到铜金属线互连的演变迫切需要日益复杂的电沉积工艺与镀覆工具。响应于对装置金属化层中的更小电流承载线的需求而产生大量的复杂问题。在一般被称为“镶嵌处理”(预钝化金属化)的方法中，是通过将金属电镀到非常细、高深宽比的沟槽与通孔内，以形成这些铜线。

电化学沉积现在正准备满足对复杂的封装和多芯片互连技术的商业需求，公知的复杂的封装和多芯片互连技术通常并通俗地称为晶片级封装(WLP)以及贯穿硅通孔(TSV)电气连接技术。部分由于通常较大的特征尺寸(相比于前端制程(FEOL)互连)和高深宽比，这些技术提出对它们自身的非常显著的挑战。

根据封装特征的类型和应用(例如，通过芯片连接TSV，互连再分配布线，或芯片到板或芯片焊接，例如倒装芯片柱)，在目前的技术中的经镀覆的特征通常大于约2μm，并且在典型地其主要尺寸为约5-100μm(例如，铜柱可以是约50μm)。对于诸如电源总线之类的一些芯片上结构，待镀特征可以大于100μm。WLP特征的高宽比通常为约1：1(高度比宽度)或更低，但是其范围可能高达约2:1左右，而TSV结构可具有非常高的深宽比(例如，在约20：1附近)。发明内容

所公开的实施方案涉及用于在电镀期间控制电解液流体动力学的方法和设备。更具体而言，在此所述的方法与设备特别有利于将金属镀覆到半导体晶片衬底上，例如具有小于例如约50um宽度的小微凸块特征、以及金贯穿硅通孔(TSV)特征的贯穿抗蚀剂镀覆。

在一些示例中，一种用于电镀晶片的电镀设备包含：晶片支架，其用于在电镀操作期间保持晶片；镀覆槽，其被配置成在所述电镀操作期间容纳电解液；阳极腔室，其被设置在所述镀覆槽内；进料板，其被设置在所述阳极腔室内；以及阳极，其被安置在所述阳极腔室内的所述进料板上方。

在一些示例中，所述阳极腔室是无膜阳极腔室。在一些示例中，所述电镀设备还包含在所述电镀操作期间被安置于在所述晶片支架中所保持的晶片与所述阳极之间的流成型板或CIRP。在一些示例中，所述进料板的一部分与所述镀覆槽的壁密封。在一些示例中，所述阳极为复合阳极并且包含多个阳极层。在一些示例中，所述多个阳极层中的每一层相对于彼此而错开，以限定出所述阳极的网状结构的开口或不同孔。

在一些示例中，所述阳极通过多个间隙销支撑在所述进料板上方。在一些示例中，所述多个间隙销的高度限定出在所述阳极与所述进料板之间的间隙，其中所述高度是在0.39到0.59英寸的范围内。在一些示例中，所述进料板包含形成于其中的多个孔洞，其中每一孔洞具有在0.03到0.05英寸的范围内的直径并且以栅格图案分布，所述栅格图案具有在0.4到0.7英寸的范围内的栅格间隔。

附图说明