[发明专利]用于低功率设计的用于基于事务的传输时钟门控的方法和装置在审
申请号: | 201980066424.9 | 申请日: | 2019-10-15 |
公开(公告)号: | CN113168205A | 公开(公告)日: | 2021-07-23 |
发明(设计)人: | 李昌勋;约翰·爱德华·文森特;路易斯·菲利普·哈梅林;保罗·阿勒平 | 申请(专利权)人: | 华为技术有限公司 |
主分类号: | G06F1/04 | 分类号: | G06F1/04 |
代理公司: | 北京同立钧成知识产权代理有限公司 11205 | 代理人: | 杨贝贝;臧建明 |
地址: | 518129 广东*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 用于 功率 设计 基于 事务 传输 时钟 门控 方法 装置 | ||
1.时钟控制块CCB,包括:
系统时钟;
输入,用于接收时钟请求;以及
多个级,所述多个级中的每一个响应于接收所述时钟请求和所述系统时钟而输出单个时钟脉冲。
2.根据权利要求1所述的CCB,其中,所述时钟请求包括跳变。
3.根据权利要求2所述的CCB,其中,所述多个级中的每一个输出的所述单个时钟脉冲具有取决于所述系统时钟的周期和所述时钟请求的跳变的时钟跳变。
4.根据权利要求3所述的CCB,其中,所述时钟请求的跳变是上升沿、下降沿、由下降沿跟随的上升沿以及由上升沿跟随的下降沿中的一种。
5.根据权利要求1至4中任一项所述的CCB,其中:
所述输入,用于接收时钟请求序列的形式的所述时钟请求;
所述多个级中的每一个输出单个时钟脉冲的输出序列,所述输出序列的定时取决于所述系统时钟和所述时钟请求序列。
6.根据权利要求1至5中的任一项所述的CCB,其中,所述系统时钟具有第一时钟周期,所述第一时钟周期具有第一上升沿,所述第一上升沿由第一下降沿跟随,所述第一下降沿由第二上升沿跟随,并且所述多个级包括第一级、第二级和第三级,所述第一级、第二级和第三级被配置使得:
所述第一级在所述第一上升沿输出单个时钟脉冲;
所述第二级在所述第一下降沿输出单个时钟脉冲;以及
所述第三级在所述第二上升沿输出单个时钟脉冲。
7.根据权利要求3和4中任一项所述的CCB,其中,所述多个级中的每一个以时钟周期的倍数输出所述单个时钟脉冲。
8.根据权利要求3、4和7中任一项所述的CCB,其中,所述多个级中的连续级在所述系统时钟信号的连续沿处输出单个脉冲。
9.根据权利要求1至8中任一项所述的CCB,还包括用于接收第二时钟请求的第二输入,并且其中,所述多个级中的至少一个级输出取决于所述系统时钟以及所述时钟请求和所述第二时钟请求的所述单个时钟脉冲。
10.根据权利要求1至9中任一项所述的CCB,其中:
所述系统时钟,生成具有第一时钟周期的系统时钟信号;以及
所述时钟请求是具有与所述第一时钟周期不同的第二时钟周期的时钟请求信号。
11.根据权利要求10所述的CCB,其中,所述多个级中的每一个输出具有取决于第一时钟周期和所述第二时钟周期的跳变的时钟脉冲序列。
12.根据权利要求1至11中的任一项所述的CCB,其中,所述输入用于从多个逻辑模块接收时钟请求,并且还包括向所述多个逻辑模块提供来自所述多个级的输出的输出路径。
13.根据权利要求7所述的CCB,其中,所述时钟周期的倍数是半个时钟周期的整数倍。
14.根据权利要求2至4、7和8中任一项所述的CCB,其中,所述跳变是从无效状态到有效状态。
15.一种电路,包括:
系统时钟;
时钟控制块CCB;
逻辑模块LM;
输入,用于接收指令;
所述LM用于响应于接收的所述指令,向所述CCB发送时钟请求信号;以及
所述CCB包括多个CCB级,所述多个CCB级中的每一个响应于接收所述时钟请求信号和所述系统时钟而输出单个时钟脉冲。
16.根据权利要求15所述的电路,其中,所述时钟请求信号包括跳变。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于华为技术有限公司,未经华为技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201980066424.9/1.html,转载请声明来源钻瓜专利网。