[发明专利]用于共同制造多个半导体结构的方法在审
| 申请号： | 201980068128.2 | 申请日： | 2019-10-24 |
| 公开（公告）号： | CN112868088A | 公开（公告）日： | 2021-05-28 |
| 发明（设计）人： | D·索塔 | 申请（专利权）人： | SOITEC公司 |
| 主分类号： | H01L21/02 | 分类号： | H01L21/02 |
| 代理公司： | 北京戈程知识产权代理有限公司 11314 | 代理人： | 程伟;王锦阳 |
| 地址： | 法国*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 用于 共同 制造 半导体 结构 方法 | ||
1.一种用于共同制造多个半导体结构(8)的方法，所述方法包括：
-提供由具有主表面的载体(2)、位于载体(2)的主表面上的介电层(3)和位于介电层(3)上的多个晶体半导体生长岛(4)形成的衬底(10)；以及
-在生长岛(4)上形成晶体半导体有源层(6)；
所述方法的特征在于其包括：在形成有源层(6)的步骤之后，在有源层(6)和生长岛(4)中形成沟槽(7)，以界定多个半导体结构(8)。
2.根据前述权利要求所述的制造方法，其中，生长岛(4)直接位于介电层(3)上并与所述介电层(3)接触。
3.根据前述权利要求中的一项所述的制造方法，其中，有源层(6)是III-V材料。
4.根据前述权利要求中的一项所述的制造方法，其中，生长岛(4)由InGaN制成。
5.根据前述权利要求中的一项所述的制造方法，其中，沟槽(7)的形成使得介电层(3)暴露。
6.根据前述权利要求中的一项所述的制造方法，其中，沟槽(7)具有0.1μm至5μm之间的宽度。
7.根据前述权利要求中的一项所述的制造方法，其中，半导体结构(8)具有0.1μm至3μm之间的主尺寸。
8.根据前述权利要求中的一项所述的制造方法，其中，生长岛(4)具有5微米至2毫米之间的主尺寸。
9.根据前述权利要求中的一项所述的制造方法，其中，生长岛(4)彼此间隔大于或等于5微米的距离。
10.根据前述权利要求中的一项所述的制造方法，其包括去除至少一个生长岛(4)和位于岛上的有源层(6)的外围段。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于SOITEC公司，未经SOITEC公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201980068128.2/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
