[发明专利]使用外延半导体沟道和掩埋源极线的三维存储器器件及其制造方法

权利要求书

1.一种三维存储器器件，包括：

绝缘层和导电层的交替堆叠，所述交替堆叠位于单晶半导体层上方；

单晶外延源极半导体层，所述单晶外延源极半导体层位于所述单晶半导体层与所述交替堆叠之间并且与所述单晶半导体层外延对准；和

存储器堆叠结构，所述存储器堆叠结构竖直延伸穿过所述交替堆叠并且包括存储器膜和外延竖直半导体沟道，所述外延竖直半导体沟道包括在第一界面处与所述外延源极半导体层外延对准的单晶半导体材料。

2.根据权利要求1所述的三维存储器器件，其中所述存储器膜包括第一层堆叠，所述第一层堆叠包括电荷存储层和接触所述外延竖直半导体沟道的隧穿介电层。

3.根据权利要求2所述的三维存储器器件，还包括介电帽盖结构，所述介电帽盖结构接触所述外延竖直半导体沟道的底表面并且通过所述第一界面与所述存储器膜竖直地间隔开，其中所述介电帽盖结构包括第二层堆叠，所述第二层堆叠包括电荷存储材料层和隧穿介电材料层，所述电荷存储材料层具有与所述电荷存储层相同的组成和相同的厚度，所述隧穿介电材料层具有与所述隧穿介电层相同的组成和相同的厚度。

4.根据权利要求1所述的三维存储器器件，其中：

所述单晶半导体层包括整个单晶硅晶圆或绝缘体上硅(SOI)衬底的整个顶部单晶硅材料层；

所述外延源极半导体层包括单晶硅层；并且

所述外延竖直半导体沟道包括单晶硅沟道。

5.根据权利要求1所述的三维存储器器件，还包括源极层级介电层，所述源极层级介电层与所述外延源极半导体层的顶表面和所述交替堆叠的底表面接触。

6.根据权利要求5所述的三维存储器器件，还包括背侧接触通孔结构，所述背侧接触通孔结构沿第一水平方向横向延伸，并且竖直延伸穿过所述交替堆叠内的每个层。

7.根据权利要求1所述的三维存储器器件，其中所述外延竖直半导体沟道的侧壁接触所述存储器膜的内侧壁。

8.根据权利要求1所述的三维存储器器件，其中所述第一界面包括第一p-n结。

9.根据权利要求8所述的三维存储器器件，还包括漏极区，所述漏极区接触所述外延竖直半导体沟道的顶表面并且包括与所述外延竖直半导体沟道相同的半导体材料，其中第二p-n结位于所述外延竖直半导体沟道与所述漏极区之间的第二界面处。

10.根据权利要求1所述的三维存储器器件，其中所述外延源极半导体层与所述外延竖直半导体沟道之间的所述第一界面与所述存储器膜的内圆柱形侧壁竖直重合。

11.根据权利要求1所述的三维存储器器件，其中所述第一界面在所述存储器膜的内圆柱形侧壁的底部周边与所述存储器膜的外圆柱形侧壁之间接触所述存储器膜的环形底表面。

12.根据权利要求1所述的三维存储器器件，其中所述第一界面的底部周边接触所述单晶半导体层的顶表面。

13.根据权利要求1所述的三维存储器器件，其中背侧阻挡介电层位于所述交替堆叠内的每个竖直相邻的一对绝缘层和导电层之间，以及所述交替堆叠的每个导电层与所述存储器膜之间。